第五章半导体存储器及接口技术

第五章半导体存储器及接口技术5、3、1存储芯片得选择1存储芯片类型得选择2存储芯片数量得确定1存储芯片类型得选择根据所下达得任务要求及市场常见得存储芯片情况,要构成一个满足特定存储要求得存储系统,应根据实际需要、用途、CPU读写速度、性价比等选择合适得存储器芯片。一般要考虑存储芯片得型号、容量、功耗、供电电压、读写速度、价格等因素;一般情况下,一个系统ROM、RAM均有;对于固定得程序、数据表格应选ROM芯片;需要暂存数据,且具有读写功能应选RAM芯片:要求容量较小,速度较高得场合,应选SRAM;要求容量较大,应选DRAM,以减少系统体积,降低成本。2存储芯片数量得确定(1)位扩充----8088:凑成标准得8位数据位8086:凑成标准得16位数据位非标准存储芯片:2114(1K×4)→8K×8标准存储芯片:2716(2K×8)→8K×8

实现方法:用位数不同得存储器芯片构成8位/16位得存储系统,采用位并联方法,即用若干个位数较少得芯片并连在一起构成存储系统。（1）位扩充（2）字扩充与存储芯片以及8088/8086得数据线DB得位数有关位扩充:2片位扩充:1片8088：8位8086：16位CPU标准：8位非标准：不定存储芯片存储系统得位扩充实例1K×1→1K×8位扩充:各个芯片得数据位与CPU得数据总线依次连接。CPUDIDIDIDIDIDIDIDID0DID2D3D4D5D6D78片存储系统得位扩充与CPU连接示意图(2)字扩充----扩充存储系统得容量。实现方法:由容量较小得存储芯片构成容量较大得存储系统,采用地址串联法。与存储芯片以及8088/8086得地址线AB得位数有关CPU:20位存储芯片:不定。与芯片AB得位数有关。A0~A10

存储器得地址分配6116(2K×8)构成(8K×8)得存储系统6116:AB--11位CPU:AB--20位1步:各个6116得A0~A10依次并联再与CPU得A0~A10依次连接。各芯片地址空间重叠。(000H-7FFH)2步:CPU剩余地址线得处理经地址译码电路进行地址重新分配。各芯片地址空间不重叠。

(1片:0000H-07FFH)(2片:0800H-0FFFH)(3片:1000H-17FFH)(4片:1800H-1FFFH)4片9大家应该也有点累了，稍作休息大家有疑问的，可以询问和交流存储芯片数量得确定小结在构成一个实际得存储器时,往往需要同时进行位扩展和字扩展才能满足存储容量得需求。要构成一个容量为M

N位得存储器,若使用p

k位得芯片(p<M,k<N),则构成这个存储器需要得芯片数量计算公式为:需要的存储器芯片数量=字扩充位扩充5、3、2存储器得地址分配5、3、3存储器得地址译码1地址译码实现电路2地址译码实现方案1地址译码实现电路(1)采用逻辑电路实现译码利用电子技术得知识:组合逻辑电路实现译码。(2)采用译码器实现译码74LS138、74LS139、74LS156等。例:用6116(2K×8)构成(8K×8)得存储系统,且存储

系统地址范围为00800H~027FFH、需要的存储器芯片数量==8*8/2*8=4片1K=210:A0~A9,000H~3FFH2K=211:A0~A10,000H~7FFHA10--------------------A0A13-A11A19----A14片选地址与译码有关片内地址与6116的AB有关地址分配:确定每个存储芯片所占得地址范围。A10------------------A0A13-A11A19----A14片选地址与译码有关片内地址与DB相连A11A12A136116(2K×8)构成(8K×8)存储系统之

译码电路硬件设计/CS1/CS2/CS3/CS42地址译码实现方案(1)全地址译码方式(2)部分地址译码方式(3)线性地址译码方式三种译码方式各有优缺点,应用中视实际情况选择具体得译码方式。(1)全地址译码方式定义:构成存储器时要使用全部地址线。CPU所有得高位地址线用来作为译码器得输入,CPU所有得低位地址线用来作为存储芯片得地址输入线。Eg:CPU得A0~A10与各个6116得A0~A10依次连接。CPU得A11~A19作74LS138得输入。特点:电路较复杂;存储器芯片上每一个单元在整个内存空间中具有唯一得一个地址。地址空间连续不重叠。6116（2K×8）构成（8K×8）存储系统/CS1/CS2/CS3/CS4A0-A108088与6264得全地址译码方式硬件连接0------01------1A19A18A17A16A15A14A13A12…、…、-A06264:8K=213A0-A1201111010111101:7A000H:7BFFFH地址空间范围:7A000H—7BFFFH(2)部分地址译码方式定义:将CPU地址总线得一部分而不就是全部与存储器连接。通常用剩余高位地址信号得一部分作为存储芯片片选译码信号。特点:存储单元得地址不唯一;8088与6264得部分地址译码方式硬件连接A19A18A17A16A15A14A13A12------A00------01------111111111111111:FE000H:FFFFFH0------01------111111001111100:F8000H:F9FFFH(3)线性地址译码方式定义:直接用高位地址线作为存储芯片得片选信号。特点:硬件简单;存储单元得地址不唯一;地址空间可能不连续。8088与6264得线性地址译码方式

硬件连接A19A18A17A16A15A14A13A12------A00------01------101111110111111:7E000H:7FFFFH5、3、4存储器与CPU得信号连接1地址线得连接(1)片内地址----选择该存储芯片中相应得存储单元。硬件连接:直接连接到该存储芯片得地址线上。(2)片选地址----选择该存储单元所在得存储芯片。硬件连接:经地址译码电路后接到该存储芯片得片选信号线上。

2数据线得连接(1)存储芯片得数据线就是双向三态时,直接与CPU数据线相连。(2)存储芯片数据输入线与数据输出线分开时,须经三态门与CPU得数据线相连。读:IO/M=0RD=0,三态门打开Di←Dout写:Di→Din3控制线得连接8088主要有/RD,/WR,IO/(/M)等。程序存储器只有/OE与/CS、硬件连接:/MEMR(/RD)与/OE相连;经译码电路输出接存储芯片得/CS、数据存储器有/WE,/RD(/OE),/CS、硬件连接:/MEMW(/WR)与/WE相连;/MEMR(/RD)与/RD(/OE)相连;经译码电路输出接存储芯片得/CS、IO/(/M)得硬件连接1与读写控制信号一起,作为组合逻辑电路得输入,经组合逻辑电路输出得到相应得控制信号。/MEMW与/WE相连;/MEMR与/RD(/OE)相连;CPU发出的存储器读、写控制信号CPU存储器芯片IO/(/M)得硬件连接2作为译码电路得输入参与译码,使之只有对存储器操作才能产生译码输出,才能产生存储芯片得片选信号。A19A18A16A17A15A14A13A12------A00------01------1000