集成电路工艺原理学习通超星期末考试答案章节答案2024年

集成电路工艺原理学习通超星期末考试章节答案2024年(硅热氧化)掺氯氧化工艺中,通常在氧化系统中通入少量的HCl气体(浓度在3%以下)以改善SiO2–Si的界面特性。其优点:()、()。

答案:减少界面处的固定电荷;氧化前通入氯气减少可动离子沾污下列选项中,属于铝互连线缺点的选项是()。

答案:结穿刺现象;电迁移现象硅热氧化工艺中影响二氧化硅生长的因素包括()。

答案:氧化温度;;氧化时间;;掺杂效应;;硅片晶向;;反应室的压力;;氧化方式;在实际的SiO2–Si系统中,存在可动电荷(指Na+、K+离子,来源于工艺中的化学试剂、器皿和各种沾污等)和固定电荷(指位于SiO2–Si界面2nm以内的过剩硅离子)可采用工艺降低。

答案:掺氯氧化在先进的0.18μmCMOS集成电路工艺技术中栅的工艺采用的是()。

答案:多晶硅栅结构工艺在先进的0.18μmCMOS集成电路工艺技术中采用的隔离技术是()。

答案:浅槽隔离工艺硅化物是在高温下难熔金属(如钛Ti)与硅反应形成的金属化合物(如TiSi2)。下列选项中不属于其用途的是()。

答案:作为互连线溅射工艺的优点()。

答案:能沉积金属合金在溅射工艺中,溅射离子的能量为()。

答案:0.5keV~5keV下列选项中影响LPCVD生长速率的因素是()。

答案:表面反应限制不同晶向的硅片,它的化学、电学、和机械性质都不同,这会影响最终的器件性能,例如迁移率,界面态等特性。MOS集成电路通常采()的晶圆。

答案:<100>晶向在SiO2生长工艺中,会消耗硅的工艺是()。

答案:热生长SiO2在集成电路的用途中采用沉积工艺制造的是()。

答案:层间介质在温度相同的情况下,制备相同厚度的氧化层,分别用干氧,湿氧和水汽氧化,哪个需要的时间最长?()

答案:干氧光刻工艺中,提高分辨率的方法()。

答案:减小工艺因子k;;减小光源的波长;;增大介质折射率;;增大θm。光刻胶的用途包括()。

答案:做硅片上的图形模版;在后续工艺中,保护下面的材料曝光后显影时感光的胶层溶解了,没有感光的胶层不溶解留下了,这种胶称为()。

答案:正胶在先进的0.18μmCMOS集成电路工艺技术采用阱的工艺是()。

答案:双阱工艺20世纪80年代,工艺制程不断更新,CMOS工艺以低功耗、高密度的优势成为VLSI的主流工艺制程技术。

答案:正确/star3/origin/777cc6e90e3d8194fdd648f4a748c7f4.png

答案:错误HV-CMOS工艺制程技术是以传统CMOS工艺为基础,增加的高压工艺步骤而成,比BCD工艺的成本要搞得多,所有很少使用。

答案:错误BCD工艺技术是把BJT,CMOS和DMOS器件同时制作在同一芯片上,综合了双极器件的高跨导和强负载驱动能力,CMOS的高集成度和低功耗的优点,更为重要的是还综合了高压DMOS器件的高压大电流驱动能力的特性。

答案:正确BiCMOS工艺集成电路的基本设计思想是芯片内部核心逻辑部分采用双极型器件为主要单元门电路;而输出缓冲电路和驱动部分电路要求驱动大电容负载,所以输出缓冲电路和驱动部分电路使用CMOS器件。

答案:错误BiCMOS工艺集成电路的基本设计思想是芯片内部核心逻辑部分采用CMOS器件为主要单元门电路;而输出缓冲电路和驱动部分电路要求驱动大电容负载,所以输出缓冲电路和驱动部分电路使用双极型器件。

答案:正确BiCMOS工艺技术是将双极型器件和CMOS器件同时制造在同一芯片上,综合双极型器件的高跨导、强驱动能力和CMOS器件的低功耗、高集成度的优点。

答案:正确20世纪80年代,工艺制程不断更新,双极型工艺以低功耗、高密度的优势成为VLSI的主流工艺制程技术。。

答案:错误双极型工艺作为早期集成电路工艺,是非常落后的工艺,现在已不在使用。

答案:错误多晶硅栅工艺可以通过掺杂来改变多晶硅栅功函数,从而能很好地解决了CMOS技术中的NMOS和PMOS阈值电压的调节问题。

答案:正确栅形成工艺采用了自对准工艺技术的()。

答案:多晶硅栅解决了MOS工艺中源漏有源区与栅套刻不齐的问题,采用了()工艺。

答案:多晶硅栅倒掺杂阱技术:连续三次离子注入,第三次小剂量注入,作用()。

答案:调整阈值电压倒掺杂阱技术:连续三次离子注入,第二次中能量注入,作用()。

答案:保证源漏击穿电压倒掺杂阱技术:连续三次离子注入,第一次高能量(>200KEV)、深结(~1.0μm)倒掺杂注入,作用()。

答案:抑制latch-up效应在离子注入工艺中,注入离子的能量为()。

答案:>10keV多晶硅的干法刻蚀采用()。

答案:Cl基气体干法刻蚀的相比于湿法刻蚀具有的优点()。

答案:好的特征尺寸(CD)控制离子注入与热扩散相比,哪个横向效应小()。

答案:离子注入ULSI对刻蚀的要求包括()。

答案:对不需要刻蚀的材料(主要是光刻胶和下层材料)的高选择比;;可接受产能的刻蚀速率;;好的侧壁剖面控制;;好的片内均匀性;;低的器件损伤。杂质在硅晶体中的扩散机构主要有()。

答案:间隙式扩散;替位式扩散当栅氧化层的厚度小到一定值时,栅极与衬底之间将会出现明显的()效应,导致衬底的穿过栅介质层进入栅,形成栅极漏电流。

答案:量子隧穿当集成电路器件的特征尺寸进入0.18μm时,栅氧化层的厚度小于3nm,半导体业界利用()材料代替纯二氧化硅作为栅氧化层的介质层的材料。

答案:SiON应力记忆技术是用于提高90nm及以下工艺制程中NMOS和PMOS速度的工艺技术。

答案:错误源漏区嵌入应变技术被广泛用于90nm及以下工艺制程提高PMOS的速度,源漏嵌入的应变材料是()。

答案:SiGeFD-SOI是()

答案:薄膜的全耗尽SOI器件在硅衬底材料中,当()作用于NMOS在<100>或者<110>晶向的沟道上,NMOS的速度随着应力的增加而减小。

答案:压应力SOS工艺集成电路具有很强的抗辐射能力和非常低的寄生电容,利用SOS衬底可以有效的提高集成电路的性能和抗闩锁效应的能力。

答案:正确源漏区嵌入应变技术被广泛用于90nm及以下工艺制程提高NMOS的速度,源漏嵌入的应变材料是()。

答案:SiC在硅衬底材料中,在没有受到应力的情况下,PMOS在<100>方向上的速度要比在<110>晶向的速度大,所以通用的衬底晶圆片都是在<100>方向的,而在需要考虑利用应变技术改变PMOS的速度的时候才会选择<110>晶向的衬底晶圆片。

答案:正确在硅衬底材料中,当()作用于PMOS在<110>晶向的沟道上,PMOS的速度随着应力的增加而增加。

答案:压应力在硅衬底材料中,当()作用于PMOS在<110>晶向的沟道上,PMOS的速度随着应力的增加而减小。

答案:张应力在硅衬底材料中,对于PMOS不管是压应力还是张应力作用于<100>晶向的沟道上,它几乎不会影响PMOS的速度,为了通过应变技术提高PMOS的速度,PMOS的沟道必须制造在<110>晶向上。

答案:正确在硅衬底材料中,当()作用于NMOS在<100>或者<110>晶向的沟道上,NMOS的速度随着应力的增加而增加,

答案:张应力在硅衬底材料中,对于NMOS和PMOS,不管是压应力还是张应力作用于<100>晶向的沟道上,它几乎不会影响管子的速度,为了通过应变技术提高管子的速度,沟道必须制造在<110>晶向上。

答案:错误为了抑制PD-SOI器件工作在饱和区时的浮体效应,通常采用的方法是()

答案:体接触SOICMOS集成电路是依靠氧化物进行隔离,实现更好的隔离,并且SOICMOS阱之间是不接触的,不存在漏电和寄生BJT的问题,也就不存在闩锁效应。

答案:正确应变硅技术是指通过应变材料产生应力,并把应力引向器件的沟道,改变沟道中硅材料能带结构,使其能带与金属能带相近,成为良好的导体,从而提升MOS管的导电能力。

答案:错误目前最通用、最廉价的SOI晶圆制造技术中是()。

答案:智能剪切技术(Smart-Cut)后栅(Gate-Last)工艺技术即金属替代栅工艺技术作为HKMG工艺技术方案,其栅介质材料是()

答案:HfO2PD-SOI是()

答案:厚膜的部分耗尽SOI器件先栅(Gate-First)工艺技术即金属嵌入多晶硅工艺技术作为HKMG工艺技术方案,其栅介质材料是()

答案:HfSiONLOCOS隔离技术存在两个严重问题()。

答案:鸟嘴效应;白带效应STI隔离技术与LOCOS隔离技术相比可以很好的解决()。

答案:鸟嘴效应;白带效应热载流子注入效应会导致哪些严重的问题。()

答案:阈值电压漂移;NMOS寄生的NPN导通;闩锁效应;漏极感应势垒降低(DIBL)效应随着工艺到纳米级时,靠近阱边缘的器件的电特性会受到器件沟道区域到阱边界距离的影响,这种现象称为阱邻近效应(WPE),会影响阱边界区晶体管()的不同。

答案:阈值电压;饱和电流改善漏致势垒降低效应的方法主要有(

)

答案:降低源漏区结深;提高沟道掺杂浓度;降低栅氧化层厚度对于深亚微米尺寸的工艺(例如特征尺寸为0.18µm),为了避免较低温度直接发生团块化现象,金属硅化物(Silicide)工艺技术采用的是()。

答案:CoSi2轻掺杂漏(LDD)工艺技术是在漏端与沟道之间会形成一定宽度的轻掺杂区域,从而降低漏端附近峰值电场,达到削弱()的目的。

答案:热载流子注入效应对于大尺寸的工艺(例如特征尺寸为0.5µm~0.25µm),金属硅化物(Silicide)工艺技术采用的是()。

答案:TiSi2为了解决高压HV-CMOS和BCD集成电路寄生场效应晶体管的问题,在淀积场区氧化层之前,要增加一道(

)工艺流程,目的是提高寄生场效应晶体管的阈值电压,这样可以有效地改善因为寄生场效应晶体管的导通而形成漏电的问题。

答案:场区离子注入刻蚀多晶硅栅时,把SiO2作为多晶硅栅刻蚀的硬掩膜版材料,利用刻蚀多晶硅与SiO2的()。

答案:高选择比利用STI作隔离的深亚微米CMOS工艺制程技术,由于硅衬底和隔离介质氧化物的(

),导致STI会产生压应力挤压邻近MOS的有源区,引起器件的电参数发生变化,这种效应称为STI应力效应

答案:热力膨胀系数不同漏致势垒降低效应的物理表现是()

答案:源漏穿通现象深亚微米(如0.18μm)工艺中,侧墙工艺技术是利用()作为隔离侧墙介质层。

答案:SiO2/Si3N4/SiO2的ONO结构漏致势垒降低效应主要发生在下列哪种器件中。()

答案:短沟道器件在先进的0.18μmCMOS集成电路工艺中,为减小源漏间的穿通和沟道漏电,提高源漏击穿电压采取了()。

答案:轻掺杂漏(LDD)工艺干法刻蚀的相比于湿法刻蚀具有()。

答案:好的CD控制为了解决高压HV-CMOS和BCD集成电路寄生场效应晶体管的问题,在淀积场区氧化层之后,要增加一道()工艺流程,目的是提高寄生场效应晶体管的阈值电压,这样可以有效地改善因为寄生场效应晶体管的导通而形成漏电的问题。

答案:场区离子注入阻挡层金属是指在上下层材料间形成隔离层,防止上下层材料相互扩散,提高它们相互间的附着作用。阻挡层金属的要求是低接触电阻、好的侧壁和台阶覆盖率、高的阻挡性。铝的阻挡层金属是()。

答案:钛(Ti)和氮化钛(TiN)阻挡层金属是指在上下层材料间形成隔离层,防止上下层材料相互扩散,提高它们相互间的附着作用。阻挡层金属的要求是低接触电阻、好的侧壁和台阶覆盖率、高的阻挡性。铜的阻挡层金属是()。

答案:钽(Ta)和氮化钽(TaN)阻挡层金属是指在上下层材料间形成隔离层,防止上下层材料相互扩散,提高它们相互间的附着作用。阻挡层金属的要求是低接触电阻、好的侧壁和台阶覆盖率、高的阻挡性。钨的阻挡层金属是()。

答案:钛(Ti)和氮化钛(TiN)第三个大工艺步骤多晶硅栅结构工艺。多晶硅沉积工艺工艺方法()。

答案:LPCVD第三个大工艺步骤多晶硅栅结构工艺。栅氧化层的形成是硅片制造中的关键工艺,工艺方法采用()。

答案:干氧氧化第一个大工艺步骤双阱工艺。PMOS管做在()里,NMOS管做在()里,用N阱-衬底PN结的()实现PMOS管和NMOS管之间的电气隔离。

答案:N阱,P阱,反偏第二个大工艺步骤LOCOS隔离工艺。场区选择氧化(局域氧化LOCOS)工艺目的:(),以实现相邻MOS之间良好的电气隔离。

答案:提高的场区寄生MOS的开启电压第五个大工艺步骤金属互连的形成:BPSG沉积→回流/增密→光刻接触孔→溅射Si-Al-Cu→光刻金属互连。BPSG沉积工艺目的:生长BPSG作为层间介质ILD以隔离器件有源区与金属互连,并钝化器件表面。工艺方法()。

答案:LPCVD第三个大工艺步骤多晶硅栅结构工艺。光刻多晶硅工艺目的:定义栅电极图形,产生(

)。该工艺是硅片制造中的关键工艺!

答案:特征尺寸第三个大工艺步骤多晶硅栅结构工艺。多晶硅沉积工艺目的()。

答案:做MOS管的栅电极材料第二个大工艺步骤LOCOS隔离工艺:垫氧氧化→氮化硅沉积→光刻有源区→光刻NMOS管场区→NMOS管场区硼注入→场区选择氧化。垫氧氧化工艺目的:(

)。

答案:减小氮化硅与硅之间的应力第一个大工艺步骤双阱工艺:备片→初氧氧化→光刻N阱区→N阱磷注入→刻蚀初氧层→光刻P阱区→P阱硼注入→阱推进。初氧氧化工艺目的:()。

答案:阱注入的缓冲层第四个大工艺步骤源/漏(S/D)注入工艺:光刻NMOS管源漏区→NMOS管源漏区()注入。

答案:磷第六个大工艺步骤制作压点及合金:钝化→光刻压焊窗口→合金。钝化工艺目的:()。第七个大工艺步骤参数测试。

答案:保护电路器件表面第三个大工艺步骤多晶硅栅结构工艺。多晶掺磷工艺目的:进行掺杂以形成()的多晶硅栅电极。工艺方法:POCl3源磷扩散。

答案:低阻第五个大工艺步骤金属互连的形成。BPSG回流/增密作用:①();②BPSG致密化;③对BPSG起回流作用,使多晶硅台阶处的BPSG形成较缓的过渡区

答案:源漏注入杂质的电激活,减少注入损伤第三个大工艺步骤多晶硅栅结构工艺。去除氮化硅→栅氧化→多晶硅沉积→多晶掺磷→光刻多晶硅。栅氧化工艺目的:()。

答案:形成MOS器件的栅电介质层第一个大工艺步骤双阱工艺。阱的作用使PMOS和NMOS管的阈值电压满足要求;()。

答案:减小寄生的闭锁效应第四个大工艺步骤源/漏(S/D)注入工艺:光刻PMOS管源漏区→PMOS管源漏()注入。

答案:硼淀积多晶硅采用什么CVD工艺?掺杂的Poly-Si的主要用途。

答案:淀积多晶硅采用LPCVD。用途:①掺杂的Poly-Si在MOS器件中用做栅电极;②掺杂的Poly-Si做多晶电阻及桥联;③PIP电容的上下电极。掺杂的Poly-Si做栅电极的原因:解释什么是铝的结穿刺现象?简述其解决方法。

答案:在纯铝和硅的界面加热合金化过程中(450~500℃),硅开始溶解在铝中直到在铝中的浓度达到0.5%,该过程消耗硅并在硅中形成空洞,可穿透浅结,引起短路。解决方法:①使用含硅(1~2%)的铝合金,铝中硅已饱和,抑制硅向铝中扩散;②引入阻挡层金属(例如TiN)以抑制硅扩散。什么是金属铝的电迁移现象?其解决方法。

答案:当金属线流过大密度的电流时,电子和金属原子的碰撞引起金属原子的移动导致金属原子的消耗和堆积。电迁移现象会造成金属线开路、两条邻近的金属线短路。纯铝的电迁移现象非常严重。解决方法:使用含0.5%铜的铝合金简述浅槽隔离STI工艺及其优点。

答案:浅槽隔离是在衬底上通过刻蚀槽、氧化物填充及氧化物平坦化等步骤,制作晶体管有源区之间的隔离区的一种工艺。它取代了LOCOS隔离工艺。优点:提高电路的集成度,改善电路的抗闩锁性能。简述铜作为互连线的优缺点。

答案:优点:①电阻率更低;②电流密度高:抗电迁徙能力好于铝,铜合金中加入Al或Ti进一步增强抗电迁移;③更少的工艺步骤:采用大马士革方法,减少20%~30%;④易于沉积(铜CVD、电镀铜);⑤铜的成本低。缺点:①不能干法刻蚀铜;②铜在硅和二氧化硅中扩散很快,芯片中的铜杂质沾污使电路性能变坏;③抗腐蚀性能差;④粘附性差。常规深结(Xj≥2μm)扩散采用两步扩散,①简述两步扩散工艺的两个步骤;②简述各工艺步骤扩散杂质分布特点。

答案:第一步:预扩散或预沉积,温度一般较低(980℃以下)、时间短(小于60分)。此步扩散为恒定表面源扩散余误差分布:①杂质表面浓度由该种杂质在扩散温度下的固溶度所决定。当扩散温度不变时,表面杂质浓度维持不变;②扩散时间越长,扩散温度越高,则扩散进入硅片内的杂质总量就越多;③扩散时间越长,扩散温度越高,杂质扩散得越深。第二步:再扩散或结推进,温度一般较高(1200℃左右)、时间长(大于120分),同时生长SiO2此步扩散为有限表面源扩散高斯分布:①在整个扩散过程中,杂质总量保持不变;②扩散时间越长,扩散温度越高,则杂质扩散得越深,表面浓度越低;③表面杂质浓度可控。分辨率是将硅片上两个相邻的关键尺寸图形区分开的能力,是光刻中一个重要的性能指标。①写出分辨率的方程;②简述提高分辨率的方法。

答案:k为工艺因子,范围是0.6~0.8;λ为光源的波长;NA为曝光系统的数值孔径。提高分辨率的方法:①减小工艺因子k:先进曝光技术②减小光源的波长:汞灯®准分子激光(®等离子体)③增大介质折射率:浸入式曝光简述光刻工艺的主要的8个基本步骤。(8分)

答案:①气相成底膜;②旋转涂胶;③软烘;④对准和曝光;⑤曝光后烘培(PEB);⑥显影;⑦坚膜烘培;⑧显影检查。扩散杂质的高斯分布特点(有限源扩散属于此分布)

答案:①在整个扩散过程中,杂质总量保持不变;②扩散时间越长,扩散温度越高,则杂质扩散得越深,表面浓度越低;③表面杂质浓度可控。扩散杂质的余误差函数分布特点(恒定表面源扩散属于此分布)

答案:①杂质表面浓度由该种杂质在扩散温度下的固溶度所决定。当扩散温度不变时,表面杂质浓度维持不变;②扩散时间越长,扩散温度越高,则扩散进入硅片内的杂简述化学机械平坦化CMP概念。

答案:(ChemicalMechanicalPlanarization)也称为化学机械抛光CMP(ChemicalMechanicalPolish)是通过化学反应和机械研磨相结合的方法对表面起伏的硅片进行平坦化的过程。简述化学气相沉积CVD概念。

答案:ChemicalVaporDeposition.化学气相沉积是利用电阻加热、等离子体、光辐射等能源使某些气态物质发生化学反应,生成固态物质并沉积在衬底表面形成薄膜的过程。亚微米CMOSIC工艺流程。②双阱工艺:生长隔离氧化硅→PW光刻→PW离子注入→NW光刻→NW离子注入→高温退火。双阱工艺中高温退火工艺作用:杂质再分布;

;

。

答案:修复注入损伤,注入杂质电激活亚微米CMOSIC工艺流程。⑬金属层1工艺:阻挡层金属→淀积

金属层,该金属的优点是

→淀积TiN→M1光刻→M1刻蚀。通孔1→金属电容(MIM)→金属塞2→通孔2→顶层金属→钝化层→制作压点及合金→参数测试。

答案:硅铝铜合金Si(0.5%)-Al(98.5%)-Cu(1%);改善铝穿刺(结穿刺)现象,降低电迁移/star3/origin/3ea7aab7b11896ea23c42ef3fd318e8a.png

答案:<100>亚微米CMOSIC工艺流程。⑪ILD工艺:晶体管与第一层金属之间形成的介质材料,形成电性隔离。淀积非掺杂二氧化硅→淀积BPSG→CMP→淀积非掺杂二氧化硅区→淀积SiON。其中,淀积非掺杂二氧化硅目的是

。

答案:隔离BPSG与衬底、BPSG与上层金属,防止BPSG中析出的硼和磷扩散影响衬底和上层金属亚微米CMOSIC工艺流程。⑫接触孔工艺:晶体管与金属层1连接通道。接触孔光刻→干法刻蚀→淀积阻挡层金属→淀积钨→CMP。淀积钨的工艺是金属

工艺,金属CVD具有优良的台阶覆盖率以及对高深宽比接触通孔无间隙的填充。

答案:CVD亚微米CMOSIC工艺流程。④LOCOS隔离工艺:生长LOCOS场氧→刻蚀Si3N4的顶部的薄氧化层→刻蚀Si3N4。LOCOS隔离工艺中利用

湿法刻蚀Si3N4的顶部的薄氧化层。利用

湿法刻蚀Si3N4,提高对热氧化二氧化硅和硅的选择比。

答案:高浓度氢氟酸HF,高温浓磷酸H3PO4亚微米CMOSIC工艺流程。⑧轻掺杂漏(LDD)工艺目的:在源漏与沟道之间形成杂质浓度梯度,从而减小漏极附近的峰值电场,达到改善

和器件可靠性的目的。

答案:热载流子注入效应亚微米CMOSIC工艺流程。⑩源/漏(S/D)注入工艺,形成有源区掺杂和多晶硅电阻。源/漏(S/D)注入工艺采用快速热退火RTP,温度1000℃,时间几秒,RTP的工艺与普通的热退火相比较:

。

答案:减小注入深度的推进亚微米CMOSIC工艺流程。⑫接触孔工艺:晶体管与金属层1连接通道。接触孔光刻→干法刻蚀→淀积阻挡层金属→淀积钨→CMP。阻挡层金属是在上下层材料间形成隔离层,防止上下层材料相互扩散,粘附性。钨的阻挡层金属是

。

答案:Ti/TiN亚微米CMOSIC工艺流程。⑤阈值电压离子注入工艺的用作

。

答案:调节NMOS、PMOS阈值电压亚微米CMOSIC工艺流程。②双阱工艺:生长隔离氧化硅→PW光刻→PW离子注入→NW光刻→NW离子注入→高温退火。双阱工艺中隔离氧化硅薄膜的工艺作用:表面保护以免沾污;有助于

;有助于

。

答案:减小注入损伤,减轻注入沟道效应亚微米CMOSIC工艺流程。⑦多晶硅栅工艺:淀积多晶硅栅→淀积WSi2→栅极光刻→栅极刻蚀。多晶硅的干法刻蚀采用

。

答案:Cl基气体亚微米CMOSIC工艺流程。③有源区工艺:生长前置氧化(垫氧)层→淀积Si3N4→淀积SiON层→光刻有源区→有源区刻蚀。有源区工艺中淀积SiON层,作为光刻的底部抗反射层,可以降低

的影响。

答案:驻波效应亚微米CMOSIC工艺流程。③有源区工艺:生长前置氧化(垫氧)层→淀积Si3N4→淀积SiON层→光刻有源区→有源区刻蚀。有源区工艺中干氧氧化生长前置氧化(垫氧)层,其作用是

。

答案:减小Si3N4层对衬底的应力亚微米CMOSIC工艺流程。⑥栅氧化层工艺:生长厚栅氧化层(中压器件)→生长薄栅氧化层(低压器件)。栅氧化层工艺生长

。

答案:形成MOS管的栅介质层亚微米CMOSIC工艺流程。⑨侧墙形成工艺的工艺目的:侧墙用来环绕多晶硅栅的侧壁阻挡大剂量的

以免其接近沟道导致源漏穿通。淀积二氧化硅,然后利用二氧化硅回蚀工艺。

答案:S/D注入亚微米CMOSIC工艺流程。③有源区工艺:生长前置氧化(垫氧)层→淀积Si3N4→淀积SiON层→光刻有源区→有源区刻蚀。有源区工艺中利用

工艺方法淀积Si3N4层,其作用是

。

答案:LPCVD,场氧化的遮蔽层和场区离子注入的阻挡层亚微米CMOSIC工艺流程。④LOCOS隔离工艺:生长LOCOS场氧→刻蚀Si3N4的顶部的薄氧化层→刻蚀Si3N4。LOCOS隔离的缺点:

效应;

效应。

答案:鸟嘴,白带亚微米CMOSIC工艺流程。⑦多晶硅栅工艺:淀积多晶硅栅→淀积WSi2→栅极光刻→栅极刻蚀。多晶硅淀积的工艺方法:

。作用:形成导电的栅电极。掺杂的Poly-Si做栅电极的6个原因:通过掺杂可得到特定的电阻;与SiO2有优良的界面特性;和后续高温工艺的兼容性;比金属电极(如Al)更高的可靠性;在陡峭的结构上淀积的均匀性;

。

答案:LPCVD,实现栅的自对准工艺深亚微米CMOSIC工艺流程。⑧侧墙形成工艺。侧墙用来环绕多晶硅栅的侧壁阻挡大剂量的以免其接近沟道导致源漏穿通。

答案:S/D注入深亚微米CMOSIC工艺流程。②有源区工艺:生长前置氧化(垫氧)层→淀积Si3N4层→淀积SiON层→有源区光刻→STI干法刻蚀。淀积Si3N4层的其作用是、后续STICMP的停止层。

答案:硬掩模版深亚微米CMOSIC工艺流程。⑪Silicide工艺:淀积SAB(SilicideBlock,金属硅化物阻挡层)→SAB光刻/刻蚀→淀积Co和TiN→低阻态的。

答案:金属硅化物CoSi2深亚微米CMOSIC工艺流程。⑥多晶硅栅工艺:淀积多晶硅栅→淀积SiON→栅极光刻→刻蚀。多晶硅的干法刻蚀采用。

答案:Cl基气体深亚微米CMOSIC工艺流程。②有源区工艺:生长前置氧化(垫氧)层→淀积Si3N4层→淀积SiON层→有源区光刻→STI干法刻蚀。有源区工艺中干氧氧化生长前置氧化(垫氧)层,其作用是。

答案:减小Si3N4层对衬底的应力深亚微米CMOSIC工艺流程。⑤栅氧化层工艺:生长厚栅氧化层(中压器件)→生长薄栅氧化层(低压器件)。栅氧化层工艺生长。

答案:形成MOS管的栅介质层深亚微米CMOSIC工艺流程。⑨源/漏(S/D)注入工艺,形成有源区掺杂和多晶硅电阻。。源/漏(S/D)注入工艺采用快速热退火RTP,温度1000℃,时间几秒,RTP的工艺与普通的热退火相比较:。

答案:减小注入深度的推进深亚微米CMOSIC工艺流程。①衬底制备。选用P型晶圆材料裸片做为衬底,晶向为。该晶向,载流子具有较高的迁移率,所以器件的速度也会更快。

答案:<100>深亚微米CMOSIC工艺流程。④双阱工艺:生长隔离氧化硅→NW光刻→NW离子注入→PW光刻→PW离子注入→高温退火。隔离氧化硅薄膜的工艺作用:①表面保护以免沾污;②有助于;③有助于。

答案:减小注入损伤,减轻注入沟道效应深亚微米CMOSIC工艺流程。⑦轻掺杂漏(LDD)离子注入工艺:低压器件NLDD/PLDD离子注入→中