数字电路与逻辑设计（北方民族大学）知到智慧树章节测试课后答案2024年秋北方民族大学

数字电路与逻辑设计（北方民族大学）知到智慧树章节测试课后答案2024年秋北方民族大学第一章单元测试

A:DB:AC:CD:B

答案:B

A:DB:AC:CD:B

答案:B十进制数25用8421BCD码表示为（

）。

A:100101B:00100101C:10101D:10101

答案:00100101A+BC=（

）。

A:（A+B）（A+C）B:B+CC:A+CD:A+B

答案:（A+B）（A+C）

A:BB:DC:AD:C

答案:A以下代码中为无权码的为（

）。

A:8421BCD码B:余三码C:5421BCD码D:格雷码

答案:余三码；格雷码与十进制数（53.5）10等值的数或代码为（

）。

A:(65.4)8B:(110101.1)2C:(35.8)16D:(0101

0011.0101)8421BCD

答案:(65.4)8；(110101.1)2；(35.8)16；(0101

0011.0101)8421BCD常用的BCD码有（

）。

A:余三码B:奇偶校验码C:8421码D:格雷码

答案:余三码；8421码求一个逻辑函数F的对偶式，可将F中的（

）。

A:常数中“0”换成“1”，“1”换成“0”B:变量不变C:原变量换成反变量，反变量换成原变量D:“·”换成“+”，“+”换成“·”E:常数不变

答案:常数中“0”换成“1”，“1”换成“0”；变量不变；“·”换成“+”，“+”换成“·”

A:CB:DC:BD:A

答案:C；A卡诺图编号时采用循环码是为了保证逻辑相邻的最小项在几何位置上也相邻。

A:错B:对

答案:对余3码是一种无权码。

A:错B:对

答案:对变量的所有最大项之积恒为1；所有最大项之和恒为0。

A:对B:错

答案:错若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。

A:错B:对

答案:错

A:对B:错

答案:错

第二章单元测试

A:B

B:AC:DD:C

答案:A集成电路74ALS32属于（

）。

A:先进的低功耗肖特基TTL电路B:高速TTL电路C:低功耗肖特基TTL电路D:标准TTL电路

答案:低功耗肖特基TTL电路

A:CB:BC:A

答案:C为实现“线与”功能，应该选用（

）。

A:异或门B:三态门C:TTL与非门D:OC门

答案:OC门以下电路中常用于总线应用的是（

）。

A:CMOS与非门B:漏极开路门C:TSL门D:OC门

答案:TSL门三态门输出高阻状态时，下面（

）是正确的说法。

A:用电压表测量指针不动B:电压不高不低C:测量电阻指针不动D:相当于悬空

答案:用电压表测量指针不动；测量电阻指针不动；相当于悬空逻辑表达式Y=AB可以用（

）实现。

A:正或门B:正与门C:正非门D:负或门

答案:正与门；负或门TTL电路在正逻辑系统中，以下各种输入中（

）相当于输入逻辑“1”。

A:通过电阻2.7kΩ接地B:通过电阻510Ω接地C:悬空D:通过电阻2.7kΩ接电源

答案:悬空；通过电阻2.7kΩ接电源三极管作为开关使用时，要提高开关速度，可（

）。

A:降低饱和深度B:增加饱和深度C:采用有源泄放回路D:采用抗饱和三极管

答案:降低饱和深度；采用有源泄放回路；采用抗饱和三极管CMOS数字集成电路与TTL数字集成电路相比突出的优点是（

）。

A:高抗干扰能力B:电源范围宽C:微功耗D:高速度

答案:高抗干扰能力；电源范围宽；微功耗逻辑门电路中，存在竞争一定会产生冒险。

A:错B:对

答案:错CMOS电路多余不用的输入端不能悬空。

A:错B:对

答案:对三态门的输出除0、1两个状态外，还有第三态，即高组态（禁止态）。

A:对B:错

答案:对一般TTL门电路的输出端可以直接相连，实现线与。

A:对B:错

答案:错CMOS或非门与TTL或非门的逻辑功能完全相同。

A:对B:错

答案:对

第三章单元测试

下列逻辑电路中，不是组合逻辑电路的是（

）。

A:计数器B:加法器C:数值比较器D:译码器

答案:计数器一个32选一的数据选择器，其地址输入端有（

）个。

A:3B:2C:4D:5

答案:5

A:CB:BC:DD:A

答案:A七段显示译码器是指（

）电路。

A:将二进制代码转换成0~9个数字B:将0~9个数转换成BCD码C:将BCD码转换成七段显示字形信号D:将七段显示字形信号转换成BCD码

答案:将BCD码转换成七段显示字形信号根据需要选择一路信号送到公共数据线上的电路叫（

）。

A:译码器B:数据选择器C:编码器D:数据分配器

答案:数据选择器若在编码器中有50个编码对象，则要求输出二进制代码位数为（

）

位。

A:6B:50C:10D:5

答案:6

A:BB:AC:CD:D

答案:B；A；C

A:BB:A

答案:B；A以下电路中，加以适当辅助门电路，（

）适于实现单输出组合逻辑电路。

A:数值比较器B:数据选择器C:七段显示译码器D:二进制译码器

答案:数据选择器；二进制译码器优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

A:错B:对

答案:错二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

A:错B:对

答案:对液晶显示器的优点是功耗极小、工作电压低。

A:错B:对

答案:对共阴接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。

A:对B:错

答案:错数据选择器和数据分配器的功能正好相反，互为逆过程。

A:错B:对

答案:对

第四章单元测试

A:DB:BC:AD:C

答案:B在下列触发器中，有约束条件的是（

）。

A:同步RS触发器B:边沿D触发器C:边沿JK触发器D:主从JK触发器

答案:同步RS触发器

A:AB:CC:DD:B

答案:C

A:AB:CC:BD:D

答案:A

A:AB:BC:DD:C

答案:B；D

A:DB:AC:ED:BE:C

答案:D；A；E；B

A:CB:DC:ED:BE:A

答案:C；E；B下列触发器中，克服了空翻现象的有

(

)。

A:边沿D触发器B:主从JK触发器C:同步RS触发器D:主从RS触发器

答案:边沿D触发器；主从JK触发器；主从RS触发器描述触发器的逻辑功能的方法有(

)

。

A:状态转换真值表B:状态转换图C:状态转换卡诺图D:特性方程

答案:状态转换真值表；状态转换图；状态转换卡诺图；特性方程主从JK触发器存在一次翻转现象。

A:错B:对

答案:对

A:错B:对

答案:错RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。

A:错B:对

答案:对由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。

A:错B:对

答案:错对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。

A:对B:错

答案:错

第五章单元测试

时序电路中一定含有（

）。

A:译码器B:组合逻辑电路C:移位寄存器D:触发器

答案:触发器

A:DB:BC:CD:A

答案:C下列电路中，属于时序逻辑电路的是(

)。

A:编码器B:数值比较器C:计数器D:译码器

答案:计数器两片8-3线优先编码器(74148)可扩展成(

)线优先编码器。

A:16-4B:10-8C:16-8D:10-5

答案:16-4

A:DB:AC:CD:B

答案:D可以用来实现并/串转换和串/并转换的器件是(

)。

A:计数器B:全加器C:存储器D:移位寄存器

答案:移位寄存器

把一个五进制计数器与一个四进制计数器串联可得到(

)进制计数器。

A:5B:20C:4D:9

答案:20五个D触发器构成环形计数器，其计数长度为(

)。

A:25B:32C:10D:5

答案:5欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用(

)级触发器。

A:2B:3C:8D:4

答案:3某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要(

)时间。

A:100μSB:10μSC:800msD:80μS

答案:80μS计数器也可以用来做分频器。

A:对B:错

答案:对当时序逻辑电路存在无效循环时该电路不能自启动。

A:对B:错

答案:对

A:错B:对

答案:错计数器的模是指构成计数器的触发器的个数。

A:错B:对

答案:错

A:对B:错

答案:错

第六章单元测试

将256×4位的RAM扩展为2048×8位的RAM，除需用(

)片256×4位的RAM之外，还需要一片(

)译码器。（

）

A:16，3线-8线B:8，3线-8线C:8，2线-4线D:16，2线-4线

答案:16，3线-8线4096×8位的RAM，其存储容量为（

）kbit。

A:32B:64C:16D:8

答案:32与阵列可编程，或阵列固定，输出电路固定的LDPLD电路是（

）。

A:PALB:PLAC:GALD:PROM

答案:PALEPROM是指（

）。

A:只读存储器B:电可擦可编程只读存储器C:随机读写存储器D:紫外线可擦可编程只读存储器

答案:紫外线可擦可编程只读存储器随机存取存储器具有(

)功能。

A:读/写B:只写C:只读D:无读/写

答案:读/写存储器字扩展增加的是I/O端个数。

A:错B:对

答案:错SRAM的特点是需要定时刷新。

A:错B:对

答案:错FPGA是现场可编程逻辑门阵列。

A:对B:错

答案:对2048×8位的RAM有11根地址线，8根数据线。

A:错B:对

答案:对ROM具有掉电非易失性。

A:错B:对

答案:对

第七章单元测试

有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（

）。

A:6.25VB:4VC:9.375VD:8.125V

答案:8.125V下面几种A/D转换器，其中转换速度最快的是（

）。

A:双积分型A/D转换器B:逐次逼近型A/D转换器C:并行比较型A/D转换器

答案:并行比较型A/D转换器ADC0809内部采用（

）。

A:并行比较型A/D转换器B:双积分型A/D转换器C:逐次逼近型A/D转换器

答案:逐次逼近型A/D转换器DAC0832具有（

）工作方式。

A:双缓冲器型B:单缓冲器型C:直通型

答案:双缓冲器型；单缓冲器型；直通型DAC0832主要由（

）组成。

A:一个8位D/A转换器B:一个8位DAC寄存器

C:一个8位输入寄存器

答案:一个8位D/A转换器；一个8位DAC寄存器

；一个8位输入寄存器D/A转换器的主要技术指标有（

）。

A:转换精度B:转换速度C:分辨率D:温度系数

答案:转换精度；转换速度；分辨率；温度系数A/D转换器的转换过程分为（

）几个步骤。

A:采样B:量化C:保持D:编码

答案:采样；量化；保持；编码权电阻网络的D/A转换器中权电阻的排列顺序和权值的排列顺序相同。

A:错B:对

答案:错

A:对B:错

答案:对ADC0809的EOC引脚，当转换结束时，EOC引脚输出低电平。

A:对B:错

答案:错

第八章单元测试

下列说法正确的是（

）。

A:多谐振荡器有一个稳态和一个暂稳态B:多谐振荡器有两个暂稳态C:多谐振荡器有两个稳态

答案:多谐振荡器有两个暂稳态自动产生矩形波脉冲信号为(

)。

A:T触发器

B:多谐振荡器C:施密特触发器D:单稳态触发器

答案:多谐振荡器下列选项中，(

)不是单稳态触发器的特点。

A:在外来触发脉冲的作用下，能够由稳定状态翻转到暂稳状态。B:有一个稳定状态，有两个暂稳状态。C:暂稳状态维持一段时间后，将自动返回稳定状态。D:暂稳状态时间的长短与触发脉冲无关，仅决定于电路本身的参数。

答案:有一个稳定状态，有两个暂稳状态。下面是脉冲整形、变化电路的是（

）。

A:施密特触发器B:单稳触发器C:555定时器D:多谐振荡器

答案:施密特触发器；单稳触发器555定时器主要由（

）组成。

A:电压比较器B:分压电路C:基本RS触发器D:放电三极管

答案:电压比较器；分压电路；基本RS触发器；放电三极管单稳触发器可以完成（

）