数字电子技术（山东工商学院）知到智慧树章节测试课后答案2024年秋山东工商学院

数字电子技术（山东工商学院）知到智慧树章节测试课后答案2024年秋山东工商学院第一章单元测试

工作信号是模拟信号的电路称为数字电路。

A:对B:错

答案:错将二进制数转换成十进制数。（1100100）二进制=（

）十进制

A:94B:196C:98

D:100

答案:100

将十六进制数转换成二进制数。（CD）十六进制=（

）二进制

A:10111110B:11001101C:10111101D:11001110

答案:11001101二进制数减法运算，0110-0101=0001。

A:错B:对

答案:对逻辑代数有三个重要的运算规则，不是三规则的是（

）

A:对偶规则B:反演规则C:代入规则D:对等规则

答案:对等规则=1

A:错B:对

答案:对已知真值表如右表所示，输入变量A、B，输出变量F；写出与真值表对应的逻辑函数表达式（

）ABF001011101110

A:

B:

C:

D:

答案:

；

化简，

=（

）。

A:1B:CC:BA

D:B

答案:B化简

=（

）。

A:

B:

C:D:

答案:

第二章单元测试

组合逻辑电路的输出不仅仅与此刻电路的输入状态有关，还与电路过去的状态相关，电路中具有反馈环节，电路具有记忆存储功能。

A:对B:错

答案:错组合逻辑电路的设计步骤一般为（

）

A:根据逻辑表达式画出逻辑电路图B:选定门电路的类型和型号，按照门电路类型和型号变换逻辑表达式C:根据真值表写逻辑表达式，并化成最简式D:将实际逻辑问题抽象成真值表

答案:根据逻辑表达式画出逻辑电路图；选定门电路的类型和型号，按照门电路类型和型号变换逻辑表达式；根据真值表写逻辑表达式，并化成最简式；将实际逻辑问题抽象成真值表优先编码器可同时输入多个信号，但是只对优先级别最高的输入信号进行编码并输出

A:对B:错

答案:对普通编码器要求任何时刻只能有一个输入信号。现有4个输入信号X3，X2，X1，X0，需要2位二进制数A1，A0进行编码。功能表如右表所示，写出普通编码器输出变量逻辑表达式（

）。X3X2X1X0A1A0000100001001010010100011

A:A1=X3

B:A1=A0C:A0=X3+X1D:A1=X3+X2

答案:A0=X3+X1；A1=X3+X2输入是3位数的二进制译码器输出8种状态。

A:错B:对

答案:对译码器的应用主要有地址分配、数据分配以及实现组合逻辑函数；右图所示译码器电路，其实现的函数是（

）。

A:

B:

C:D:

答案:

对于4选1数据选择器，数据选择线为A1A0二条线，输入数据线为D0D1D2D3四条数据线；输出Y的表达式如下：

当A1A0=01，D0D1D2D3=0101时，Y=1

A:对B:错

答案:对74LS151是8选1数据选择器，按右图连接电路，输出Y可以实现函数是（

）。

A:

B:

C:D:

答案:

串行进位加法器运算速度比先行进位加法器慢。

A:对B:错

答案:对竞争冒险现象是由于逻辑门电路传输延迟时间引起的。

A:错B:对

答案:对

第三章单元测试

竞争冒险现象是由于逻辑门电路传输延迟时间引起的。

A:错B:对

答案:对按触发方式的不同，可以将触发器分为电平触发、脉冲触发和（）三种基本类型。

A:D触发器B:RS触发器C:边沿触发D:JK触发器

答案:边沿触发如图所示是电平触发的RS触发器，只有在CP为高电平时，触发器的输出才可以按照输入信号置成相应的状态。（

）

A:对B:错

答案:对如图所示是电平触发的RS触发器，当CP=1，输入S=0、R=1时，功能特性是（

）。

A:不允许出现B:置位C:保持D:复位

答案:复位如图所示是脉冲触发的触发器，它是由两个时钟信号相反的电平触发的触发器组成。（

）

A:错B:对

答案:对如图所示是脉冲触发的触发器，触发器输出状态的变化发生在CP信号为（

）的时候。

A:高电平B:上升沿C:下降沿D:低电平

答案:下降沿如图所示是主从JK触发器，J=K=1时，触发器的功能特性是（

）。

A:复位B:翻转C:置位D:保持

答案:翻转对于边沿触发的触发器来说，其次态仅取决于CP信号为高电平或低电平期间输入端的逻辑状态。（）

A:对B:错

答案:错抗干扰能力最强的触发器是（）。

A:边沿触发的触发器B:电平触发的触发器C:脉冲触发的触发器D:三种一样

答案:边沿触发的触发器把JK触发器的J、K端都接高电平，可以转换为T'触发器。（）

A:对B:错

答案:对

第四章单元测试

数字电路分为组合逻辑电路和时序逻辑电路两大类。在时序逻辑电路中，输出由此刻的输入和电路原来的状态共同决定。（）

A:错B:对

答案:对时序电路的逻辑功能可以用（）来描述。

A:状态方程B:输出方程C:驱动方程

答案:状态方程；输出方程；驱动方程如图所示的电路属于（

）。

A:异步时序逻辑电路B:组合逻辑电路C:同步时序逻辑电路

答案:异步时序逻辑电路74LS373的输入信号被锁存是发生在LE为（

）时。

A:高电平B:低电平C:低电压D:高电压

答案:低电平移位寄存器具有（）功能

A:数据并入并出B:数据串入并出C:译码D:寄存

答案:数据并入并出；数据串入并出；寄存74LS163是（）进制的加法计数器。

A:十六进制B:八进制C:十进制

答案:十六进制74LS160的清零端是（

）控制方式。

A:同步B:先同步后异步C:先异步后同步D:异步

答案:异步使用清零法用74LS163实现十进制计数，应在计数状态到（）时，等下一个脉冲到来后清零。

A:1010B:1001C:1011

答案:1001使用清零法用74LS160实现八进制计数，应在计数状态到（）时清零。

A:1001B:0111C:1000

答案:1000最少可以用（）片74LS160连接成百进制的计数器。

A:4B:3C:2

答案:2从状态图中可以看出电路共有4个状态，那么就要选用（

）个触发器。

A:2B:1C:4D:3

答案:2用JK触发器构成异步五进制加法计数器，需要4个触发器。

A:错B:对

答案:错

第五章单元测试

下列各电路，具有脉冲幅度鉴别作用的电路是（

）

A:施密特触发器B:双稳态触发器C:多谐振荡器D:单稳态触发器

答案:施密特触发器由555定时器构成的施密特触发器,改变控制电压VCO时,则(

)

A:改变输出UO的幅值B:改变回差电压ΔUTC:改变高电平UOH的数值D:改变低电平UOL的数值

答案:改变回差电压ΔUT由555定时器构成的单稳态触发器，若电源电压为VCC=＋6V，则当暂稳态结束时刻，定时电容C上的电压uC为(

)。

A:6V

B:2VC:0VD:4V

答案:4V由555定时器构成的多谐振荡器如图所示，其占空比的取值范围为（）

A:1/2>q>1

B:1/2≤q≤1C:1/2<q<1D:0<q<1

答案:1/2<q<1由555定时器构成的多谐振荡器，可降低频率的方法是

(

)

A:提高电源电压B:降低电源电压C:减小电阻或电容D:增大电阻或电容

答案:增大电阻或电容在DAC数模转换电路中，数字量的位数越多，分辨输出最小电压的能力（

）

A:越稳定B:越弱C:越强D:没关系

答案:越强在DAC数模转换电路中，当输入数据全部为“1”时，输出电压（

）

A:接近0

B:等于基准电压C:接近基准电压D:等于0

答案:接近基准电压ADC模数转换器的转换过程通过（

）几个步骤完成。

A:编码B:采样C:量化D:保持

答案:编码；采样；量化；保持

3位二进制并行比较型ADC转换器量化电压值为（）个基准电压。

A:3/15

B:2/15C:1/15

D:4/15

答案:2/15并行ADC转换器的精度主要与（

）有关

A:电压比较器的灵敏度B:电阻精度C:参考电压稳定性D:量化电平的划分

答案:量化电平的划分

第六章单元测试

请判断以下哪个电路不是时序逻辑电路

A:译码器B:计数器C:触发器D:寄存器

答案:译码器属于组合逻辑电路的部件是

A:触发器B:计数器C:编码器D:寄存器

答案:编码器组合逻辑电路

A:要根据电路确定B:有时有，有时没有C:无记忆功能D:有记忆功能

答案:无记忆功能晶振为32768Hz，通过CD4060十三分频后可获得

多少赫兹的脉冲输出

A:8HzB:4HzC:2HzD:1Hz

答案:4Hz74LS161利用“异步清零”反馈到/CR端实现十进制，与非门的两个输入端应接74LS161的哪个输出端

A:Q3Q1B:Q3Q0C:Q3Q2D:Q2Q1

答案:Q3Q1基本逻辑运算有

A:与非B:与C:或D:非