模拟集成电路设计 课件 第5章 高性能运算放大器

1

第5章高性能运算放大器High-performanceOPAMP25.1套筒式共源共栅运算放大器（TelescopicCascodeOPAMP）5.2折叠式共源共栅运算放大器（FoldedCascodeOPAMP）5.3高增益运算放大器（GainBoosting

OPAMP）5.4轨对轨运算放大器（RailtoRailOPAMP）5.5全差动（共模反馈）运算放大器（FullyDifferentialOPAMP）5.6输出驱动级（OutputStage）

第5章高性能运算放大器3

第5章高性能运算放大器运算放大器的性能提升！提高开环增益扩展输入共模电压范围增大输出电压摆幅提高动作速度和驱动能力减小静态功耗低噪声放大器（微弱信号读出）45.1

套筒式共源共栅运算放大器左右两边管子尺寸和特性完全对称PMOS共源共栅电流镜(M5~M8)把M3和M4的差动电流转换成单端输出电压Vout差模电压增益高

(TelescopicCascodeOPAMP)5

5.1套筒式共源共栅运算放大器

以下分析中，假定所有管子的阈值电压相等，用VTH表示，所有管子的过驱动电压相等，用Veff表示，PMOS管取其绝对值。1)

输入共模电平：

Vcm,min=VGS1+Veff9=VTH1+Veff1+Veff9=VTH+2VeffVcm,max=Vb-VGS3+VTH1=Vb-(VTH3+Veff3)+VTH1=Vb-Veff2)

直流偏置电压Vb的取值范围：Vb,min=VGS3+Veff1+Veff9=VTH3+Veff3+Veff1+Veff9=VTH+3VeffVb,max=VDD-VGS7-VGS5+VTH3=VDD-(VTH7+Veff7)-(VTH5+Veff5)+VTH3

=VDD-VTH-2Veff=VDD-(VTH+2Veff)3)

输出电压Vout的摆幅：Vout,min=Veff9+Veff2+Veff4=3VeffVout,max=VDD-Veff8-Veff6=VDD-2Veff（作为有源负载使用时，可以不考虑左边M5和M7消耗的额外电压余度，只要保证M6和M8工作在饱和区即可）6

5.1套筒式共源共栅运算放大器上图所示电路的输入共模电压范围和输出电压摆幅为了提高ICMR，Vb需取较大的值。75.1

套筒式共源共栅运算放大器左右两边管子尺寸和特性完全对称采用宽摆幅PMOS共源共栅电流镜(M5~M8)，与前面电路相比增大了输入共模电压的范围。差模电压增益高：与前面电路相同

(TelescopicCascodeOPAMP)8

5.1套筒式共源共栅运算放大器

以下分析中，假定所有管子的阈值电压相等，用VTH表示，所有管子的过驱动电压相等，用Veff表示，PMOS管取其绝对值。1)

输入共模电平：

Vcm,min=VGS1+Veff9=VTH1+Veff1+Veff9=VTH+2VeffVcm,max=Vb1-VGS3+VTH1=Vb1-(VTH3+Veff3)+VTH1=Vb1-Veff2)

直流偏置电压Vb1的取值范围：Vb1,min=VGS3+Veff1+Veff9=VTH3+Veff3+Veff1+Veff9=VTH+3VeffVb1,max=VDD-VGS7+VTH3=VDD-(VTH7+Veff7)+VTH3=

VDD-Veff3)

输出电压Vout的摆幅：Vout,min=Veff9+Veff2+Veff4=3VeffVout,max=VDD-Veff8-Veff6=VDD-2Veff与前面电路相比，由于Vb1的最大值提高，输入共模电平的最大值可相应提高。因此，该电路具有较大的共模输入范围。Vb2,

max=VDD-|VGS7|+|VTH|-|VGS5|（此时，M6和M8消耗的电压余度最小）9

5.1套筒式共源共栅运算放大器上图所示电路的输入共模电压范围和输出电压摆幅为了提高ICMR，Vb1需取较大的值。10

PMOS管组成的宽摆幅共源共栅电流镜（补充）

对于PMOS管，其饱和区工作的条件是：VSD>VSG-|VTHP|。为了使M0~M3均工作在饱和区，我们考虑偏置电压Vb应满足的条件。为了使M0工作在饱和区，应满足Vb+|VTH|>VDD-|VGS1|，而为了使M1工作在饱和区，应满足VDD-(Vb+|VGS0|)>|VGS1|-|VTH|，因此Vb应满足以下条件：VDD-|VGS1|-|VTH|<Vb<VDD-|VGS1|+|VTH|-|VGS0|（1）

对于左图所示的由PMOS管M0~M3组成的宽摆幅共源共栅电流镜，假定所有管子的尺寸和阈值电压均相同。试分析偏置电压Vb的取值范围，以及该电流镜消耗的最小电压余度（VL的最大值）。11

PMOS管组成的宽摆幅共源共栅电流镜

如果VDD-|VGS1|-|VTH|<VDD-|VGS1|+|VTH|-|VGS0|，即(|VGS0|-|VTH|)<|VTH|的话，式（1）中的Vb有解（即是可实现的）。此时，必须选择M0的宽长比足够大，使它的过驱动电压（|VGS0|-|VTH|）始终小于管子的阈值电压（|VTH|）。

如果选择合适的Vb使其满足式（1），则M0~M3均工作在饱和区，同时如果使M0~M3的尺寸均相同，则|VGS3|=|VGS0|，即VA=VB，因此M1和M2的过驱动电压相等。

如果选择Vb的最大值（使M2和M3所消耗的电压余度最小），即Vb=VDD-|VGS1|+|VTH|-|VGS0|，此时，为了使M2和M3均工作在饱和区，要求VB-VL>VB-Vb-|VTH|（VSD>VSG-|VTHP|），即12

PMOS管组成的宽摆幅共源共栅电流镜VL(max)=Vb+|VTH|=VDD-|VGS1|+|VTH|-|VGS0|+|VTH|=VDD-(|VGS1|-|VTH|)-(|VGS0|-|VTH|)=VDD-|Veff1|-|Veff0|

（2）

此时M2和M3所消耗的电压余度最小，其值为M2和M3的过驱动电压之和。而且此时输出电流IOUT可以精确地镜像输入电流IREF。13

套筒式不适宜作为buffer使用（输入和输出端不能短接）。因为此时为了使M2和M4均工作在饱和区（均为NMOS管），输出电压Vout的变化范围被限制在VTH2–Veff4，即输出电压摆幅小于一个阈值电压。

5.1套筒式共源共栅运算放大器Vout(max)-Vout(min)=Vb-(VGS4-VTH2)-(Vb-VTH4)=VTH2-(VGS4-VTH4)=VTH2–Veff4VTH4VGS4-VTH2VbVb–VTH4输出摆幅VX≥Vout-VTH2,Vout≥Vb-VTH4由于VX=Vb-VGS4,所以，Vb-VTH4≤Vout≤Vb-(VGS4-VTH2)14

5.1套筒式共源共栅运算放大器频率特性：

输出端Vout处有1个主极点：由输出电阻rout与负载电容CL形成，由于输出电阻rout较大，该极点频率较低。

其它内部结点（X，Y，Z）的对地电阻较低（请考虑这些结点的对地等效电阻是多少？），所以对应的极点在高频领域，均为非主极点。CL愈大，主极点频率愈低，主极点与非主极点分离得愈远，相位裕度愈大。因此，不需要进行相位补偿。115套筒式与折叠式共源共栅运算放大器提高了增益，但限制了输出摆幅。两级运算放大器：第一级提供高增益（一般为套筒式放大器），第二级提供大摆幅（一般为折叠式或共源极放大器）。由于是两级放大器，需要进行相位补偿。

两级运算放大器Vid

第1级（共源共栅）

第2级（共源）Vout高增益大摆幅16

两级运算放大器共源放大器源极跟随器，实现直流电平位移

17

两级运算放大器为了增加输出电压的摆幅，可以在共源共栅放大器的后面级联一级共源放大器（此时总的电压增益也相应提高，远大于普通两级运算放大器的电压增益）。上图中，M12和M13构成PMOS共源放大器，而M10和M11为源极跟随器。假设共源放大器的电压增益为10，输出电压的摆幅是2V，那么共源共栅放大器的输出电压摆幅只要0.2V就够了，这样就解决了输出电压摆幅小的问题。在共源共栅放大器和共源放大器之间插入源极跟随器的目的是为了实现直流电平位移，即将M12的栅极电压抬高，这是因为共源共栅放大器的输出直流电平较低，如果用Vout1直接去驱动PMOS共源放大管M12，将使得M12的过驱动电压较大（由于|VGS12|过大），导致输出电压的允许上限降低，从而减小了输出电压的摆幅。但是，由于变成了两级运算放大器，此时必须考虑相位补偿问题（在Vout1和Vout处分别有两个主极点，图中电容CC是相位补偿电容）。185.2折叠式共源共栅运算放大器(FoldedCascodeOPAMP)NMOS输入差动对管（M1，M2）19

5.2折叠式共源共栅运算放大器

以下分析中，假定所有管子的阈值电压相等，用VTH表示，所有管子的过驱动电压相等，用Veff

表示，PMOS管取其绝对值。

折叠式共源共栅运算放大器的输出电压摆幅等于电源电压减去4个过驱动电压（与套筒式相比，输出摆幅增加了1个过驱动电压）。

如果Veff3<VTH1，最大输入共模电平可以超过VDD。Vb1,max=VDD-|VGS5|-|Veff3|=VDD-|VTH5|-|Veff5|-|Veff3|=VDD-(VTH+2Veff)Vb1,min=VGS9-|VTHP5|=VTH9+Veff9-|VTHP5|=VeffVb2=VGS7+Veff9=VTH+2VeffVb1+|VGS5|-VGS9>|VGS5|-|VTHP5|M5:VSD>VSG-|VTHP|(此时，电流镜消耗的电压余度最小)20

5.2折叠式共源共栅运算放大器上图所示电路的输入共模电压范围和输出电压摆幅对于M7~M10构成的宽摆幅共源共栅电流镜：Veff7<VTH9，Vb2=VGS7+Veff921

5.2折叠式共源共栅运算放大器

折叠式共源共栅运算放大器的电压增益（差动输入-单端输出）：

输出电阻减小的原因（与套筒式相比）忽略M6和M8的体效应22

折叠式共源共栅运算放大器的频率特性

输出端的主极点：由于折叠式共源共栅运算放大器的输出电阻非常高，这类运算放大器主要用于驱动电容性负载，因此负载电容CL通常比较大。

折叠式共源共栅运算放大器的主极点位于输出端，该极点是由输出电阻rout与负载电容形成的，ωp1=1/(routCL)，因而主极点频率较低，可与其它非主极点分离的较远，相位裕度较大。23

折叠式共源共栅运算放大器的频率特性电路内部的“折叠点”所对应的非主极点：折叠式结构的非主极点频率较套筒式结构略低。

折叠点图（b）中，折叠点X处，由于增加了M5的寄生电容，使得CXF>CXT。另外，由于X处的等效电阻为1/gm3,在电流和器件尺寸相同的情况下，PMOS的gm比NMOS小（μp<μn)，因此等效电阻也略增大。24

折叠式共源共栅运算放大器的摆率假定流过M3或M4的电流为ISS1，流过M11的尾电流是ISS。如果输入差模电压信号正跳变（Vin+>>Vin-），则M2中的电流近似为0（深度线性区），M1导通并流过全部尾电流ISS。此时流过M5的电流是ISS1-ISS，而流过M6的电流是ISS1。由于电流镜的耦合，流过M8的电流是ISS1-ISS，而流进负载电容的电流是：ID6-ID8=ISS1-(ISS1-

ISS)=ISS。因此，摆率

SR=ISS/CL25

折叠式共源共栅运算放大器的摆率如果输入差模电压信号发生负跳变（Vin+<<Vin-），则M1中的电流近似为0，M2导通并流过全部尾电流ISS。此时，流过M6的电流是ID6=ISS1-ISS，流过M5和M8的电流是ID5=ID8=ISS1，因此CL的放电电流为ICL=ID8-

ID6=ISS1-(ISS1-ISS)=ISS，则摆率仍为SR=ISS/CL。ICL26

折叠式共源共栅运算放大器的摆率由以上分析可知，如果选择ISS1=ISS，则在“正摆率”期间流过M5的电流变为零，这将使得M7~M10的电流镜在“摆率”期间完全截止，而重新导通时将产生时延（由于给寄生电容充电需要时间），从而增加了输出电压的失真。为此，通常选择ISS1略大于ISS，通常选取ISS1=(1.2~1.5)ISS

。

27

折叠式共源共栅运算放大器如果将折叠式共源共栅运算放大器当作buffer使用，试分析此时的输出电压摆幅是多少？并与套筒式共源共栅运算放大器作比较。285.2折叠式共源共栅运算放大器(FoldedCascodeOPAMP)PMOS输入差动对管（M1，M2）参照上述NMOS输入差动对时的分析方法，试分析该放大器的性能参数？包括ICMR、直流偏置电压的设定、输出摆幅、差模信号增益、极点分布、摆率等。29

折叠式共源共栅运算放大器的特点与套筒式共源共栅运算放大器相比较：输出电压摆幅较大（多1个过驱动电压）可作为buffer使用（此时具有足够的输出电压摆幅）

输入共模电平范围较大：偏置电流较大：，静态功耗较大(P=2ISS1VDD)，与套筒式相比(P=ISSVDD)，偏置电流（功耗）增大1倍以上电压增益略低（输出电阻略低）非主极点频率略低

折叠式共源共栅运放比套筒式共源共栅运放得到更广泛应用，尤其适应于现代低压CMOS工艺。30

5.3高增益运算放大器（GainBoostingOPAMP）

利用“共源共栅”结构，可以提高电压增益。理论上可以“层叠”更多的“共源共栅”器件，但“共源共栅”结构消耗较大的电压余度，这将导致输出电压的摆幅严重减小，不适应于现代低压CMOS工艺。-A1：负反馈辅助放大器（共源极放大器）31

5.3高增益运算放大器（GainBoostingOPAMP）通过负反馈增大“共源共栅”结构的输出电阻的原理：

将共源放大器M1的漏-源电压经辅助放大器放大-A1倍后加到共栅极放大器M2的栅极，这样就形成了负反馈环路，从而抑制M1的漏-源电压以及漏极电流的变化，使M1的输出电阻提高。例如，当外部输出电压增加时，M1的Vds1增加，由于该电压增量被放大-A1倍后加到M2的栅极，使得M2的Vgs2减小，导致M2的Vds2增加，从而使得M1的Vds1相应降低，以维持M1的Vds1以及漏极电流恒定，使输出阻抗提高。

加入A1负反馈辅助放大器后，进一步屏蔽了负载端电压变化对M1的输出电流影响。32

5.3高增益运算放大器（GainBoostingOPAMP）

这种通过增加负反馈辅助放大器提高“共源共栅”结构输出电阻的方法称为“有源-共源共栅”技术（Active-CascodeTechnology）。以上分析结果也完全适应于“共源共栅”电流源。

33

5.3高增益运算放大器（GainBoostingOPAMP）电路(a):电路(b):NMOS负反馈辅助放大器PMOS负反馈辅助放大器，输出下摆幅较电路(a)大套筒式共源共栅放大器有源负载有源负载34

5.3高增益运算放大器（GainBoostingOPAMP）电路(b):Vout(max)=VDD-(|VGS3|+|Veff2|)电路(a):Vout(max)=VDD-(|Veff4|+|Veff2|)

，输出上摆幅较电路(b)大NMOS负反馈辅助放大器PMOS负反馈辅助放大器折叠式共源共栅放大器35

5.3高增益运算放大器（GainBoostingOPAMP）采用“有源-共源共栅”结构的折叠式共源共栅运算放大器

如果设辅助放大器的电压增益A1=A2=A，则该电路的电压增益是普通“共源共栅”结构的A倍。但辅助放大器消耗额外的偏置电流。

A2:PMOS放大管，上上页中的电路（b）A1:NMOS放大管，上页中的电路（a）36

5.4轨对轨运算放大器

(RailtoRailOPAMP)

37

5.4轨对轨运算放大器输入共模电压范围扩大到：VDD~VSS（轨对轨）

在和的重叠部分，PMOS差动对和NMOS差动对均工作在饱和区，而在它们的非重叠部分，只有其中的一对差动对工作在饱和区，而另一对则工作在线性区或截止区。

NMOS差动对PMOS差动对38

5.4轨对轨运算放大器轨对轨折叠式共源共栅运算放大器实例

39

5.4轨对轨运算放大器轨对轨两级运算放大器实例

401）直流偏置电流增加（NMOS对与PMOS对）

功耗增大2）总跨导随输入共模电压而变化，导致运放的许多特性，包括增益、速度等都随输入共模电压的大小而发生变化。可对该电路进行适当修改获得总跨导恒定的轨对轨运放（见下页）。3）轨对轨运放通常用作驱动buffer（单位增益缓冲器），尤其是适应于输入共模电压范围变化较大的信号。

轨对轨运算放大器的特点41

总跨导恒定的轨对轨运算放大器保持总跨导恒定的思想：当只有单对差动管导通时，增加其偏置电流，从而提高跨导；而当两对差动管都导通时，偏置电流维持不变。如果令

则

因此，当单对输入差动管导通时，如果将其尾电流增加到原来（双对）的4倍（），则输入级的总跨导可保持不变。42

总跨导恒定的轨对轨运算放大器1)当0<Vcm<VonN时，PMOS差动对导通，NMOS差动对截止，同时M5导通、M8截止（由于Vcm<VonP，与M8相比，PMOS差动对优先导通）。此时由于IN=0，NMOS差动对的尾电流全部流过M5，并通过M6和M7电流镜耦合后流入IP，使得：

2）当VonP<Vcm<VDD时，NMOS差动对和M8导通，M5截止。

43

总跨导恒定的轨对轨运算放大器通过对偏置电流的补偿，总跨导基本保持恒定，不随输入共模电压变化。44

5.4轨对轨运算放大器轨对轨折叠式共源共栅运算放大器

电路左右两边管子尺寸和特性完全对称。试分析该放大器的性能参数？包括ICMR、直流偏置电压的设定、输出摆幅、差模信号增益、极点分布、摆率等。假定ISS1=ISS2=ISS45

5.4轨对轨运算放大器

差模电压增益（都在饱和区）：46

5.4轨对轨运算放大器摆率（SR）=2Iss/CLVinV0HV0LVoutV0LV0H当输入电压Vin发生正向大幅度跳变时，M1和M4导通，M3和M2趋向截止。I7=I5-ISS,I7=I9=I11=I12,I12=ISS+I10,I10=I12-ISS,I5=I6=I8,

ICL=I8-I10=I7+ISS-(I12-ISS)=2ISS47

5.5全差动运算放大器（FullyDifferentialOPAMP）与差动输入-单端输出相比，差动输入-差动输出的优点：

抑制共模信号和共模噪声的能力强输出电压的摆幅增大一倍可抑制偶次谐波

单端输出:vout=A·sin(ωt)

差动输出:vout1=A·sin(ωt)，vout2=-A·sin(ωt)

vod=vout1-vout2=2A·sin(ωt)48

全差动运算放大器实例

直流或低频电压增益与前面讨论的单端输出时完全相同，但差动输出电压Vout=Vout1-Vout2的摆幅可以扩展到0~VDD：±2A=

VDD-2Veff电路左右两边完全对称±A=

(VDD-2Veff)/249

全差动运算放大器实例（a）套筒式共源共栅差动输入-差动输出运算放大器（b）折叠式共源共栅差动输入-差动输出运算放大器（NMOS输入）

电路左右两边完全对称50

全差动运算放大器实例（c）折叠式共源共栅差动输入-差动输出运算放大器（PMOS输入）

VDD-Vcm>|VGS1|+|Veff11|Vcm,max=VDD-(|VGS1|+|Veff11|)=VDD-(VTH+2Veff)

以下分析中，假定所有管子的阈值电压相等，用VTH表示，所有管子的过驱动电压相等，用Veff

表示，PMOS管取其绝对值。Vcm+|VGS1|-Veff9>|VGS1|-|VTHP1|Vcm,min=Veff9-|VTHP1|

=Veff-VTHPMOS饱和区条件：VSD>VSG-|VTHP|M1：51

全差动运算放大器实例

（c）折叠式共源共栅差动输入-差动输出运算放大器（PMOS输入）

0.5VDD52

5.5全差动运算放大器输出直流电平为:

当单端输出直流电平偏离电源电压的中间值时，差动输出信号的摆幅将显著减小或将导致输出信号失真；尽管运放通常在负反馈状态下使用，但由于在差动输入-差动输出电路中，共模信号的增益相对较小，不能有效地抑制输出直流电平的漂移；在差动输入-差动输出电路中，必须加入共模反馈电路(CMFB：common-modefeedback)，将两个单端输出的直流电平稳定在电源电压中间值。

输出差动信号53

5.5全差动运算放大器

在差动输入-差动输出放大器中，为何需要共模反馈电路？差动输入-单端输出

由于Avd很大，反馈深度很强（运放的净输入近似为零—虚短路），如果Vout出现静态工作点漂移，由于负反馈使得运放净输入电压增大，经过Avd放大后，可将Vout钳制在Vin。差动输入-差动输出

由于差动放大器的输入级通常具有尾电流源（为了抑制输入共模信号），其共模电压增益Avc较小（以实现较大的共模抑制比），即使采用负反馈，由于反馈深度（β

Avc）较弱，如果单端输出Vout1出现静态工作点漂移，也不能通过负反馈将单端输出钳制在Vin。共模信号单端等效电路54

5.5全差动运算放大器

共模反馈电路（CMFB）的类型连续时间共模反馈电路具有直流功耗，同时会影响运算放大器的输出摆幅。但其电路设计简单且功耗相对较低。开关电容共模反馈电路（SC-CMFB）

需要时钟控制信号，适用于开关电容电路，具有容易实现和低功耗的优势。另外，由于采用电容等无源器件，其对运放的输出摆幅没有影响。55

5.5全差动运算放大器

通过共模反馈电路稳定输出直流电平的基本思想是：首先检测输出共模电平的大小，并将与基准电压（电源电压的中间值）之间的差值进行放大，然后利用放大器的输出去调节偏置电流的大小，使输出直流电平稳定在电源电压的中间值。Voc=(Vout1+Vout2)/2=(VDD+VSS)/2电路左右两边完全对称连续时间共模反馈电路56

5.5全差动运算放大器

由于管子尺寸失配（制造误差）或直流偏置电压不合适（偏置电压的误差或漂移等引起），可能导致输出端出现系统失调电压，使得输出电压偏离电源电压的中间值。无共模反馈（CMFB）的情况:

假设由于管子的尺寸失配

（制造误差）或直流偏置电压不合适（漂移等），使得M3

(M4)工作在饱和区时的漏极电流ID3,4稍大于共栅支路(M5~M10)和共源支路(M1~M2)工作在饱和区时的漏极电流之和(ID5,6+ID1,2)，由于电路的拓扑结构要求满足：ID3,4=ID5,6+ID1,2

，此时将迫使M3和M4离开饱和区而进入线性区，使得VD1和VD2上升到接近VDD

，从而导致Vout1

和Vout2

的输出直流电平上升。57

5.5全差动运算放大器有共模反馈（CMFB）的情况：

如果由于上述原因使得Vout1

和Vout2的输出直流电平上升，则共模电平检测电路的输出电压Voc上升，经误差放大器放大后使Vb4也上升，这将迫使流过M9和M10的电流ID5,6增加，使满足ID3,4=ID5,6+ID1,2，这将使M3和M4脱离线性区而进入饱和区，从而降低Vout1

和Vout2的输出直流电平，使其趋向期望值VREF，反之亦然。Vb4↑→ID5,6↑→ID3,4

↑→|Vds3,4|↑(由于|Vgs3,4|不变)→

VD1,2↓→Vout1,2↓|Vds5,6|↑(由于|Vgs5,6|=|Vb2-VD1,2|减小)Vb4↑→ID7,8

(=ID9,10)↑→

Vds9,10↓(由于ID7,8↑→Vgs7,8↑,Vb3不变)上边：下边：Vgs7,8

=Vb3-Vds9,1058

5.5全差动运算放大器

共模反馈的控制信号也可以加在PMOS电流源（M3~M4）或者输入差动对的尾电流源（M11）上。M3M4M11M9M10连续时间共模反馈电路59

5.5全差动运算放大器开关电容全差分放大器（CIS的读出电路）

开关电容放大器有两种工作状态：采样和放大。开关S1和S2由一对两相不交叠时钟信号控制。1）当开关S1闭合时，电路进入采样状态。此时，输入电压Vin保存在了采样电容Cs的左极板。由于S1闭合，运放处于buffer状态，所以Cs的右极板与运放正向输入端电压相等，为GND。与此同时，反馈电容Cf被短路，两端电压差为0。单边等效电路60

5.5全差动运算放大器开关电容全差分放大器2）当开关S1断开之后，S2闭合，电路进入放大状态。此时，Cs左极板与地短接，由于运放的高增益特性，Cs的右极板电位约等于地电位。根据电荷守恒原理，Cs上存储的所有电荷将会转移到反馈电容Cf上，可以得到Vout输出端的电压为Vou/Vin=(Cs/Cf)。

电荷守恒原理：CsVin=CfVout采样周期放大周期61

5.5全差动运算放大器开关电容全差分放大器中的共模反馈电路实例VCOM=VDD/2VCOM=VDD/2开关电容共模反馈电路62

5.5全差动运算放大器开关电容全差分放大器中的共模反馈电路实例S1和S2为一对两相不交叠时钟控制的开关。在S1导通期间，S2断开，C1两端的电压分别为VCOM和VB，C1完成充电，该阶段开关电容放大器处于放大信号状态，因为S2断开，共模反馈电路不会影响开关电容放大器的主要性能；在S2导通期间，S1断开，C1与C2并联，刷新C2上的电压值，该阶段开关电容放大器处于采样（复位）状态。这样可以确保全差分运放的输出共模电平不会偏离至电源电平，保证运放的正常工作状态。

经过一定的开关周期之后，当S2导通时，C2两端的电压差将趋近于VCOM-VB，因此，输出共模电平被稳定在VCOM(=0.5VDD)值。

63

5.6输出驱动级（OutputStage）Vin

电压放大级（增益级）输出驱动级VoutRL输出驱动级电路的作用：隔离低阻负载RL，以防止由于小负载电阻的加入引起电压增益下降；给大负载（小电阻或大电容）提供足够的驱动电流。实际的输出负载模型通常由电阻、电容或两者串并联组成，输出级应给这些负载提供无失真的电压、电流或功率信号。对于低电阻性负载，要求输出级电路的输出电阻尽可能小，而对于大电容负载，要求输出级电路能够提供足够的驱动电流，包括拉电流（Sourcecurrent）或灌电流（Sinkcurrent）。64

5.6输出驱动级Vin

电压放大级（增益级）输出驱动级VoutRL对输出驱动级电路的要求：1）以电流或电压的形式提供足够的输出功率2）输出驱动级电路通常需要大尺寸管子（输出电流能力强）3）避免输出信号失真4）静态功耗小（输入交流小信号为0时）5）对放大器的频率特性影响较小

65

5.6输出驱动级ClassA（甲类）：静态偏置电流大于最大输出电流。故其静态功耗较大，最高效率为25%。ClassAB（甲乙类）：静态偏置电流小，其效率介于ClassA和ClassB之间，可以避免交越失真。ClassB（乙类）：静态偏置电流为零，其效率高达78.5%。但是电路会带来交越失真。输出驱动级的类型66

5.6.1

甲类源极跟随器输出级

不论输入交流电压增加或减小，M1和M2始终工作在饱和区，因此属于甲类输出级电路。该电路具有信号失真小的特点，但静态功耗较大（静态电流较大）。另外，为了能够给负载提供较大的拉电流和灌电流（提高输出电压的响应速度），M1和M2的宽长比应选择大一些。由于Vb不变，ID2始终保持不变,ID1随输入电压变化ID1=ID2+ΔID1ID2=ID1+ΔID167

5.6.2甲乙类源极跟随器输出级M1和M2分别构成源极跟随器，M3和M4分别为M1和M2的有源负载。M5（NMOS）和M6（PMOS）构成甲乙类源极跟随器输出级电路，其中M5和M6分别为负载提供拉电流和灌电流。M1和M2构成的源极跟随器的作用是实现直流电平位移，可使M5和M6工作在甲乙类状态（静态电流小）。增益级|VGS1|+VGS2=VGS5+|VGS6|M5和M6的静态电流大小取决于VGS1和VGS2的大小，通过设置合适的VGS1和VGS2电压（M1和M2的宽长比），可使输出驱动管M5和M6工作在甲乙类状态。68

5.6.2甲乙类源极跟随器输出级甲乙类源极跟随器输出级电路能提供很大的输出电流，并且具有静态功耗小、信号失真小的优点。甲乙类源极跟随器输出级的输出电阻小：rout≈1/(gm5+gm6)增益级的输出电压Vout1升高时，M5的栅极电位↑，M5进一步导通（ID5↑）；与此同时，M6的栅极电位↑，M6趋向截止（ID6↓），给负载电容CL充电。反之亦然。增益级69

5.6.2甲乙类源极跟随器输出级由于源极跟随器存在直流电平（VGS）损失，输出电压的动态范围不能近似达到VSS~VDD。输出摆幅较小：Veff4+|VGS6|~VDD-(|Veff3|+VGS5)增益级70

5.6.3普通甲乙类共源输出级M1和M2的静态电流大小取决于Vb1和Vb2的大小，通过设置合适的Vb1和Vb2固定偏置电压，可使输出驱动管工作在甲乙类状态。甲乙类共源输出级的特点：能够实现近似电源轨对轨的全摆幅（0~VDD）输出；输出级静态电流小；能够提供足够的驱动电流（大尺寸驱动管）71

5.6.3普通甲乙类共源输出级当电路处于平衡状态时，ID1=ID2=IQ，Iout=0。随着输入电压Vin的变化，M1和M2的VGS相应发生变化，使得其中一个驱动管进一步导通，而另一个则趋向于截止。例如，当Vin减小时，|VGS1|增加，ID1增大，同时VGS2减小，ID2减小，ID1与ID2的差值部分等于Iout，给负载电容充电，使得输出电压Vout上升。反之亦然。因此，M1给负载提供拉电流，而M2给负载提供灌电流。

72

5.6.4浮动甲乙类共源输出级V1和V2为增益级输出的两个具有相同极性的电压，Vbias为固定的直流偏置电压73

5.6.4浮动甲乙类共源输出级

由于ID1=ID2=Ib12，是恒定量，因此，通过调节ID8或(W/L)8的大小，即可设定输出驱动管M5的静态电流ID5。两个跨导线性环（Translinearloops）：1）M1、M2、M8和M5（PMOS）2）M3、M4、M7和M6（NMOS）决定了输出驱动管的静态电流大小。74

5.6.4浮动甲乙类共源输出级两个跨导线性环（Translinearloops）：1）M1、M2、M8和M5（PMOS）2）M3、M4、M7和M6（NMOS）决定了输出驱动管的静态电流大小。

由于ID3=ID4=Ib34，是恒定量，因此，通过调节ID7或(W/L)7的大小，即可设定输出驱动管M6的静态电流ID6。静态时要求ID5=ID6，否则输出端会出现系统失调电压。

75

5.6.4浮动甲乙类共源输出级

当运放增益级的两个具有相同极性的输出电压Vin同时增加ΔVin时，驱动管M5和M6的栅极电压同时升高，这将导致M6进一步导通，而M5趋向截止，因此，驱动管M6从负载吸取电流（灌电流）。当运放增益级的两个具有相同极性的输出电压Vin同时减小ΔVin时，M5进一步导通，而M6趋向截止，输出级电路给负载提供拉电流。

不论运放增益级的两个具有相同极性的输出电压同时增加或同时减小，输出驱动管M5和M6的栅极电压之差（即浮动甲乙类偏置管M7和M8的漏-源电压）保持恒定，因此，将这种偏置称为浮动甲乙类控制。

76

轨对轨运算放大器实例1（浮动甲乙类共源输出级）差动输入级（折叠式共源共栅结构）+输出驱动级（浮动甲乙类共源