本科课件-DSP技术与应用

2025年2月24日DSP技术及应用1第1章DSP绪论1.0数字信号处理概述1.1DSP芯片概述1.2DSP的典型应用1.3DSP芯片的发展现状和趋势1.4DSP系统开发1.5运算基础2025年2月24日DSP技术及应用2第1章DSP绪论1.0数字信号处理概述

数字信号处理是利用计算机或专用处理设备，以数字的形式对信号进行分析、采集、合成、变换、滤波、估算、压缩、识别等加工处理，以便提取有用的信息并进行有效的传输与应用。

数字信号处理是以众多学科为理论基础,它所涉及的范围极其广泛。如数学领域中的微积分、概率统计、随机过程、数字分析等都是数字信号处理的基础工具。它与网络理论、信号与系统、控制理论、通信理论、故障诊断等密切相关。2025年2月24日DSP技术及应用3第1章DSP绪论DSP可以代表数字信号处理技术（DigitalSignalProcessing），也可以代表数字信号处理器（Digital

Signal

Processor）。前者是理论和计算方法上的技术，后者是指实现这些技术的通用或专用可编程微处理器芯片。

数字信号处理包括两个方面的内容:1．算法的研究2．数字信号处理的实现2025年2月24日DSP技术及应用4第1章DSP绪论1．算法的研究

算法的研究是指如何以最小的运算量和存储器的使用量来完成指定的任务，如20世纪60年代出现的快速傅里叶变换（FFT），使数字信号处理技术发生了革命性的变化。

近几年来，数字信号处理的理论和方法得到了迅速发展，诸如：语音与图像的压缩编码、识别与鉴别，信号的调制与解调、加密和解密，信道的辨识与均衡，智能天线，频谱分析等各种快速算法都成为研究的热点、并取得了长足的进步，为各种实时处理的应用提供了算法基础。

2025年2月24日DSP技术及应用5第1章DSP绪论

①在通用计算机（PC机）上用软件（如Fortran、C语言）实现，但速度慢，不适合实时数字信号处理，只用于算法的模拟；

②在通用计算机系统中加入专用的加速处理机实现，用以增强运算能力和提高运算速度。不适合于嵌入式应用，专用性强，应用受到限制；

③用单片机实现，用于不太复杂的数字信号处理。不适合于以乘法-累加运算为主的密集型DSP算法；

④用通用的可编程DSP芯片实现，具有可编程性和强大的处理能力，可完成复杂的数字信号处理的算法，在实时DSP领域中处于主导地位；

⑤用专用的DSP芯片实现，可用在要求信号处理速度极快的特殊场合，如专用于FFT、数字滤波、卷积、相关算法的DSP芯片，相应的信号处理算法由内部硬件电路实现。用户无需编程，但专用性强，应用受到限制；

2．数字信号处理的实现数字信号处理的实现是用硬件、软件或软硬结合的方法来实现各种算法。它和单片机的主要区别在于数值处理和高速运算方面。2025年2月24日DSP技术及应用6第1章DSP绪论1.1DSP芯片概述数字信号处理器（DSP）是一种特别适合于进行数字信号处理运算的微处理器，主要用于实时快速实现各种数字信号处理的算法。在20世纪80年代以前，由于受实现方法的限制,数字信号处理的理论还不能得到广泛的应用。直到20年及80年代初，世界上第一块单片可编程DSP芯片的诞生，才使理论研究成果广泛应用到实际的系统中，并且推动了新的理论和应用领域的发展。2025年2月24日DSP技术及应用7第1章DSP绪论1.1.1DSP芯片的发展概况

DSP芯片诞生于20世纪70年代末，至今已经得到了突飞猛进的发展，并经历了以下三个阶段。第一阶段，DSP的雏形阶段（1980年前后）。

1978年AMI公司生产出第一片DSP芯片S2811。1979年美国Intel公司发布了商用可编程DSP器件Intel2920,由于内部没有单周期的硬件乘法器，使芯片的运算速度、数据处理能力和运算精度受到了很大的限制。运算速度大约为单指令周期200~250ns，应用领域仅局限于军事或航空航天部门。这个时期的代表性器件主要有：Intel2920（Intel）、

PD7720（NEC）、TMS32010（TI）、DSP16（AT&T）、S2811（AMI）、ADSp—21（AD）等。2025年2月24日DSP技术及应用8第1章DSP绪论1.1.1DSP芯片的发展概况第二阶段，DSP的成熟阶段（1990年前后）。这个时期的DSP器件在硬件结构上更适合数字信号处理的要求，能进行硬件乘法、硬件FFT变换和单指令滤波处理，其单指令周期为80~100ns。

20世纪80年代后期，以TI公司的TMS320C30为代表的第三代DSP芯片问世，伴随着运算速度的进一步提高，其应用范围逐步扩大到通信、计算机领域。

这个时期的器件主要有:TI公司的TMS320C20、30、40、50系列，Motorola公司的DSP5600、9600系列，AT&T公司的DSP32等。

2025年2月24日DSP技术及应用9第1章DSP绪论1.1.1DSP芯片的发展概况

第三阶段，DSP的完善阶段（2000年以后）。这一时期各DSP制造商不仅使信号处理能力更加完善,而且使系统开发更加方便、功耗进一步降低、成本不断下降。尤其是各种通用外设集成到片上,大大地提高了数字信号处理能力。这一时期的DSP运算速度可达到单指令周期10ns左右，可在Windows环境下直接用C语言编程,使用方便灵活，使DSP芯片不仅在通信、计算机领域得到了广泛的应用，而且逐渐渗透到人们日常消费领域。目前,DSP芯片的发展非常迅速。硬件方面主要是向多处理器的并行处理结构、便于外部数据交换的串行总线传输、大容量片上RAM和ROM、程序加密、增加I/O驱动能力、外围电路内装化、低功耗等方面发展。软件方面主要是综合开发平台的完善，使DSP的应用开发更加灵活方便。2025年2月24日DSP技术及应用10第1章DSP绪论1.1.2DSP芯片的特点

数字信号处理不同于普通的科学计算与分析，它强调运算的实时性。除了具备普通微处理器所强调的高速运算和控制能力外,针对实时数字信号处理的特点,在处理器的结构、指令系统、指令流程上作了很大的改进,其主要特点如下：1．采用哈佛结构

DSP芯片普遍采用数据总线和程序总线分离的哈佛结构或改进的哈佛结构,比传统处理器的冯·诺伊曼结构有更快的指令执行速度。

2025年2月24日DSP技术及应用11第1章DSP绪论

1．采用哈佛结构

(1)冯·诺伊曼（VonNeuman）结构

该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。

当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。

2025年2月24日DSP技术及应用12第1章DSP绪论

1．采用哈佛结构

(1)冯·诺伊曼（VonNeuman）结构

图1.2.1冯·诺伊曼结构CPUI/O口ROM串行接口RAM并行接口外部存储器接口地址总线AB数据总线DB2025年2月24日DSP技术及应用13第1章DSP绪论

1．采用哈佛结构

（2）哈佛（Harvard）结构

该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。微处理器的哈佛结构如图1.2.2所示。

2025年2月24日DSP技术及应用14第1章DSP绪论

1．采用哈佛结构

（2）哈佛（Harvard）结构外部管理数据总线外部管理地址总线数据总线数据地址总线程序数据总线程序地址总线CPUI/O口ROM串行接口RAM并行接口外部存储器接口图1.2.2哈佛结构外部管理数据总线外部管理地址总线数据总线数据地址总线程序数据总线程序地址总线2025年2月24日DSP技术及应用15第1章DSP绪论

1．采用哈佛结构

（3）改进型的哈佛结构

改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线。其特点如下：

①允许在程序空间和数据空间之间相互传送数据,使这些数据可以由算术运算指令直接调用,增强芯片的灵活性；

②提供了存储指令的高速缓冲器（cache）和相应的指令,当重复执行这些指令时,只需读入一次就可连续使用，不需要再次从程序存储器中读出,从而减少了指令执行作需要的时间。如：TMS320C6200系列的DSP,整个片内程序存储器都可以配制成高速缓冲结构。2025年2月24日DSP技术及应用16第1章DSP绪论1.1.2DSP芯片的特点

2．采用多总线结构

DSP芯片都采用多总线结构，可同时进行取指令和多个数据存取操作，并由辅助寄存器自动增减地址进行寻址，使CPU在一个机器周期内可多次对程序空间和数据空间进行访问，大大地提高了DSP的运行速度。如：TMS320C54x系列内部有P、C、D、E等4组总线，每组总线中都有地址总线和数据总线，这样在一个机器周期内可以完成如下操作：

①从程序存储器中取一条指令；

②从数据存储器中读两个操作数；

③向数据存储器写一个操作数。

2025年2月24日DSP技术及应用17第1章DSP绪论1.1.2DSP芯片的特点

3．采用流水线技术每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多条指令的并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间。其过程如图1.2.3所示。利用这种流水线结构，加上执行重复操作，就能保证在单指令周期内完成数字信号处理中用得最多的乘法-累加运算。如：2025年2月24日DSP技术及应用18第1章DSP绪论1.1.2DSP芯片的特点

4.配有专用的硬件乘法-累加器可在一个周期内完成一次乘法和一次累加操作，从而可实现数据的乘法-累加操作。如矩阵运算、FIR和IIR滤波、FFT变换等专用信号的处理。

5.具有特殊的DSP指令如：TMS320C54x中的FIRS和LMS指令，专门用于完成系数对称的FIR滤波器和LMS算法。2025年2月24日DSP技术及应用19第1章DSP绪论1.1.2DSP芯片的特点

6．快速的指令周期

由于采用哈佛结构、流水线操作、专用的硬件乘法器、特殊的指令以及集成电路的优化设计，使指令周期可在20ns以下。7．硬件配置强

新一代的DSP芯片具有较强的接口功能，除了具有串行口、定时器、主机接口（HPI）、DMA控制器、软件可编程等待状态发生器等片内外设外，还配有中断处理器、PLL、片内存储器、测试接口等单元电路，可以方便地构成一个嵌入式自封闭控制的处理系统。

2025年2月24日DSP技术及应用20第1章DSP绪论1.1.2DSP芯片的特点

8．支持多处理器结构

为了满足多处理器系统的设计，许多DSP芯片都采用支持多处理器的结构。如：TMS320C40提供了6个用于处理器间高速通信的32位专用通信接口，使处理器之间可直接对通，应用灵活、使用方便；9．省电管理和低功耗

DSP功耗一般为0.5~4W，若采用低功耗技术可使功耗降到0.25W，可用电池供电，适用于便携式数字终端设备。

2025年2月24日DSP技术及应用21第1章DSP绪论1.1.4DSP芯片产品简介目前，在生产通用DSP的厂家中最有影响的公司有：AD公司AT&T公司（现在的Lucent公司）Motorola公司TI公司（美国德州仪器公司）NEC公司。2025年2月24日DSP技术及应用22第1章DSP绪论TI公司该公司自1982年推出第一款定点DSP芯片以来，相继推出定点、浮点和多处理器三类运算特性不同的DSP芯片，共计已发展了七代产品。其中，定点运算单处理器的DSP有七个系列，浮点运算单处理器的DSP有三个系列，多处理器的DSP有一个系列。主要按照DSP的处理速度、运算精度和并行处理能力分类，每一类产品的结构相同，只是片内存储器和片内外设配置不同。

2025年2月24日DSP技术及应用23目前，TI公司的通用产品主要为四大系列：TMS320C2000系列：面向数字控制和运动控制，控制最佳。TMS320C5000系列：面向低功耗的手持通讯设备、无线终端等（个人），节能最佳。TMS320C6000系列：面向高性能、多功能、复杂应用领域（宽带），性能最佳。OMAP系列：TI专门用于多媒体领域的芯片，它是C55＋ARM9，性能卓越，非常适合于手持设备、Internet终端等多媒体应用。实际上，TI曾经推出各个系列产品，最后逐步收敛到如上几个系列，并形成规模和市场。第1章DSP绪论2025年2月24日DSP技术及应用24TMS320C2000系列比8位或16位微控制器（MCU）速度更快、更灵活、功能更强的、面向控制的微处理器。主要应用：电源功率控制、电机控制、制冷系统、可调激光器、不间断电源等。包括C24x、C2xLP、C27x、C28x等子系列（使用不同的CPU内核）C28x子系列为TI近年新推出的32位定点DSP芯片。主要用于大存储设备管理，高性能的控制场合。第1章DSP绪论2025年2月24日DSP技术及应用25C28x子系列（C28x是CPU内核的代号）包括TMS320x28xx

TMS320C28xx和TMS320F28xxTMS320x28xxxTMS320x2801x，TMS320x2804x，TMS320x2833x，TMS320x2834x，TMS320x2802x，TMS320x2803x等

第1章DSP绪论2025年2月24日DSP技术及应用26TMS320x28xx（是DSP芯片的集合，使用C28xCPU内核）TMS320C28xx TMS320C280xTMS320C281xTMS320F28xxTMS320F280xTMS320F281x

包括TMS320F2810、TMS320F2811、TMS320F2812）注：TMS320F2810TMS320F2811TMS320F2812的主要区别是片内存储器大小等不同，使用在不同的应用场合。本课程主要以目前流行的TMS320F2812为基础来学习DSP的原理技术和应用。

第1章DSP绪论2025年2月24日DSP技术及应用27第1章DSP绪论1.2DSP芯片的应用随着DSP芯片价格的下降，性能价格比的提高，DSP芯片具有巨大的应用潜力。主要应用：1.信号处理2.通信3.语音4.图像处理5.军事6.仪器仪表7.自动控制8.医疗工程9.家用电器10.计算机如：数字滤波、自适应滤波、快速傅氏变换、Hilbert变换、相关运算、频谱分析、卷积、模式匹配、窗函数、波形产生等；如：调制解调器、自适应均衡、数据加密、数据压缩、回波抵消、多路复用、传真、扩频通信、移动通信、纠错编译码、可视电话、路由器等；如：语音编码、语音合成、语音识别、语音增强、语音邮件、语音存储、文本—语音转换等；如：二维和三维图形处理、图像压缩与传输、图像鉴别、图像增强、图像转换、模式识别、动画、电子地图、机器人视觉等；如：保密通信雷达处理声纳处理导航导弹制导电子对抗全球定位GPS搜索与跟踪情报收集与处理等如：频谱分析、函数发生、数据采集、锁相环、模态分析、暂态分析、石油/地质勘探、地震预测与处理等；如：引擎控制声控发动机控制自动驾驶机器人控制磁盘/光盘伺服控制神经网络控制等如：助听器X-射线扫描心电图/脑电图超声设备核磁共振诊断工具病人监护等如：高保真音响音乐合成音调控制玩具与游戏数字电话/电视高清晰度电视HDTV变频空调机顶盒等如：震裂处理器图形加速器工作站多媒体计算机等2025年2月24日DSP技术及应用28第1章DSP绪论1.3DSP芯片的发展现状和趋势1．DSP芯片的现状（1）制造工艺

早期DSP采用4

m的NMOS工艺。现在的DSP芯片普遍采用0.25

m或0.18

m亚微米的CMOS工艺。芯片引脚从原来的40个增加到200个以上，需要设计的外围电路越来越少，成本、体积和功耗不断下降。（2）存储器容量早期的DSP芯片，其片内程序存储器和数据存储器只有几百个单元。目前，片内程序和数据存储器可达到几百K字，而片外程序存储器和数据存储器可达到16M

48位和4G

40位以上。2025年2月24日DSP技术及应用29第1章DSP绪论1.3DSP芯片的发展现状和趋势1．DSP芯片的现状（3）内部结构目前，DSP内部均采用多总线、多处理单元和多级流水线结构，加上完善的接口功能，使DSP的系统功能、数据处理能力和与外部设备的通信功能都有了很大的提高。（4）运算速度近20年的发展，使DSP的指令周期从400ns缩短到10ns以下，其相应的速度从2.5MIPS提高到2000MIPS以上。如TMS320C6201执行一次1024点复数FFT运算的时间只有66

S。2025年2月24日DSP技术及应用30第1章DSP绪论1.3DSP芯片的发展现状和趋势1．DSP芯片的现状（5）高度集成化集滤波、A/D、D/A、ROM、RAM和DSP内核于一体的模拟混合式DSP芯片已有较大的发展和应用。（6）运算精度和动态范围

DSP的字长从8位已增加到32位，累加器的长度也增加到40位，从而提高了运算精度。同时，采用超长字指令字（VLIW）结构和高性能的浮点运算，扩大了数据处理的动态范围。2025年2月24日DSP技术及应用31第1章DSP绪论1.3DSP芯片的发展现状和趋势1．DSP芯片的现状（7）开发工具具有较完善的软件和硬件开发工具，如：软件仿真器Simulator、C编译器和集成开发环境CCS等，给开发应用带来很大方便。

CCS是TI公司针对本公司的DSP产品开发的集成开发环境。它集成了代码的编辑、编译、链接和调试等诸多功能，而且支持C/C++和汇编的混合编程。2025年2月24日DSP技术及应用32第1章DSP绪论1.2.4DSP芯片的发展现状和趋势2．国内DSP的发展现状随着中国数字消费类产品需求的大幅增长，以及DSP对数字信号高速运算与同步处理能力的提高，DSP的应用领域将逐渐从移动电话领域扩展到新型数字消费类领域。应用：用于图像压缩与传输等图像信号的处理，语音的编码、合成、识别和高保真等语音信号的处理以及通信信号的调制解调、加密、多路复用、扩频、纠错编码等处理。2025年2月24日DSP技术及应用33第1章DSP绪论1.3DSP芯片的发展现状和趋势3．DSP技术的发展趋势DSP技术将会有以下一些发展趋势：（1）DSP的内核结构将进一步改善多通道结构和单指令多重数据（SIMD）、特大指令字组（VLIM）将在新的高性能处理器中占主导地位，如AD公司的ADSP-2116x。2025年2月24日DSP技术及应用34第1章DSP绪论1.3DSP芯片的发展现状和趋势3．DSP技术的发展趋势（2）DSP和微处理器的融合微处理器MPU：是一种执行智能定向控制任务的通用处理器，它能很好地执行智能控制任务，但是对数字信号的处理功能很差。

DSP处理器：具有高速的数字信号处理能力。 将DSP和微处理器结合起来，可简化设计，加速产品的开发，减小PCB体积，降低功耗和整个系统的成本。2025年2月24日DSP技术及应用35第1章DSP绪论1.3DSP芯片的发展现状和趋势3．DSP技术的发展趋势（3）DSP和高档CPU的融合大多数高档MCU，如Pentium和PowerPC都是SIMD指令组的超标量结构，速度很快。在DSP中融入高档CPU的分支预示和动态缓冲技术，具有结构规范，利于编程，不用进行指令排队，使DSP性能大幅度提高。（4）DSP和SOC的融合SOC是指把一个系统集成在一块芯片上。这个系统包括DSP和系统接口软件等。2025年2月24日DSP技术及应用36第1章DSP绪论1.3DSP芯片的发展现状和趋势3．DSP技术的发展趋势（5）DSP和FPGA的融合

FPGA是现场可编程门阵列器件。它和DSP集成在一块芯片上，可实现宽带信号处理，大大提高信号处理速度。（6）实时操作系统RTOS与DSP的结合随着DSP处理能力的增强，DSP系统越来越复杂，使得软件的规模越来越大，往往需要运行多个任务，各任务间的通信、同步等问题就变得非常突出。随着DSP性能和功能的日益增强，对DSP应用提供RTOS的支持已成为必然的结果。2025年2月24日DSP技术及应用37第1章DSP绪论1.3DSP芯片的发展现状和趋势3．DSP技术的发展趋势（7）DSP的并行处理结构为了提高DSP芯片的运算速度，各DSP厂商纷纷在DSP芯片中引入并行处理机制。这样，可以在同一时刻将不同的DSP与不同的任一存储器连通，大大提高数据传输的速率。（8）功耗越来越低

随着超大规模集成电路技术和先进的电源管理设计技术的发展，DSP芯片内核的电源电压将会越来越低。

2025年2月24日DSP技术及应用38第1章DSP绪论1.4DSP系统开发1.4.1DSP系统的构成

一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器组成。

x(t)抗混叠滤波器A/D转换器x(n)y(n)y(t)数字信号处理器D/A转换器低通滤波器2025年2月24日DSP技术及应用39第1章DSP绪论

DSP系统的处理过程：

①将输入信号x(t)进行抗混叠滤波，滤掉高于折叠频率的分量，以防止信号频谱的混叠；

②经采样和A/D转换器，将滤波后的信号转换为数字信号x(n)；

③数字信号处理器对x(n)进行处理，得数字信号y(n)；

④经D/A转换器，将y(n)转换成模拟信号；

⑤经低通滤波器，滤除高频分量，得到平滑的模拟信号y(t)。2025年2月24日DSP技术及应用40第1章DSP绪论1.4.2DSP系统的特点

（1）接口方便（2）编程方便（3）具有高速性（4）稳定性好（5）精度高（6）可重复性好（7）集成方便2025年2月24日DSP技术及应用41第1章DSP绪论1.4.3DSP系统的设计过程

DSP应用系统的设计过程如图所示。

根据需求写出任务书确定设计目标算法研究和系统模拟实现定义系统性能指标选择DSP芯片和外围芯片硬件设计硬件调试软件设计软件调试系统集成和测试设计步骤分几个阶段：

（1）明确设计任务，确定设计目标（2）算法模拟，确定性能指标（3）选择DSP芯片和外围芯片（4）设计实时的DSP应用系统（5）硬件和软件调试（6）系统集成和测试

2025年2月24日DSP技术及应用42第1章DSP绪论1.4.4DSP芯片的选择在进行DSP系统设计时，选择合适的DSP芯片是非常重要的一个环节。通常依据系统的运算速度、运算精度和存储器的需求等来选择DSP芯片。一般来说，选择DSP芯片时应考虑如下一些因素。

1．DSP芯片的运算速度2．DSP芯片的价格

3．DSP芯片的运算精度

4．DSP芯片的硬件资源

5．DSP芯片的开发工具6．DSP芯片的功耗7．其它因素

2025年2月24日DSP技术及应用43第1章DSP绪论1.5运算基础1.5.1整数DSP芯片和所有微处理一样，以2的补码形式表示有符号数。16位定点DSP整型数格式为：Sxxxxxxxxxxxxxxx其中最高位S为符号位。0表正数，1表负数，其余为数据位。数的范围是－32768～32767整数的最大取值范围取决于DSP的字长。字长越长，所能表示的数据范围越大，精度越高。若一个整数字长为n，则其取值范围为-2n~2n-1。整数的最小分辨率为1。2025年2月24日DSP技术及应用441.5.2小数16位定点DSP中小数表示为：S.xxxxxxxxxxxxxxx其中最高位S为符号位。其余各位采用2的补码表示，小数点紧接着符号位。无整数位。数的范围是（－1～1），小数的最小分辨率为2－15

第1章DSP绪论2025年2月24日DSP技术及应用451.5.3数的定标第1章DSP绪论定点表示并不意味着一定就是整数表示。在许多情况下，需要由编程来确定一个数的小数点位置，即数的定标。定点数最常用的是Qm.n表示法。它可将整数和小数表示法统一起来。m表示数的2补码的整数部分，n表示数2补码的小数部分，1位符号位，数的总字长为m+n+1位。表示数的整数范围为－2m~2m-1,小数的最小分辨率为2－n。几种常见的Qm.n表示法格式：2025年2月24日DSP技术及应用46第1章DSP绪论1）Q15.0格式Q15.0格式的字长为16位，其每位的具体表示为Sxxxxxxxxxxxxxxx。最高位为符号位，后面的x为15位2补码的整数，高位在前，无小数位。可表示数的范围为-215～215-1。最小分辨率为1。2）Q3.12格式Q3.12格式的字长为16位，其每位的具体表示为Sxxxyyyyyyyyyyyy。最高位为符号位，x为2补码的整数，高位在前，y为2补码的小数位。可表示数的范围为-23～23。最小分辨率为2－12。2025年2月24日DSP技术及应用47第1章DSP绪论1.5.4定点数格式的选择为了确保在整个运算过程中数据不会溢出，在数据参加运算前，首先应估计数据及其结果的动态范围，选择合适的格式对数据进行规格化。1.5.5定点格式数据的转换同一个二进制表示的定点数，当采用不同的Qm.n表示方法时，其代表的十进制数是不同的，如Q15.0表示法，3000H＝12288Q0.15表示法，3000H＝0.375Q3.12表示法，3000H＝122882025年2月24日DSP技术及应用48第1章DSP绪论

当两个不同Q格式的数进行加减运算时，将动态范围较小的格式的数转换为动态范围较大的格式的数。 将十进制数表示成Qm.n格式，首先将数乘以2n,变成整数，然后再将整数转换成相应的Qm.n格式。1.5.6定点算术运算两个定点数的加减法定点数的加减法必须保证两个操作数的格式一致。若两个数的Q值不同，可将Q值小的数调整为与另一个数的Q值一样大。需要注意有符号和无符号数加减运算溢出的问题。2025年2月24日DSP技术及应用49第1章DSP绪论例：若x,y为正数，x=4.125,y=0.125.求x＋yx采用Q3.12格式表示的十六进制码为：4200H；Y采用Q0.15格式表示的十六进制码为：1000H由于Q3.12格式与Q0。15格式的整数位相差3位，因此将y的十六进制码1000H右移3位；由于1000H为正数，因此将整数部分补零，得到用Q3.12格式表示的0.125为0200H。将4200H＋0200H，得到4400H，该数的格式为Q3.12，x+y=4.252025年2月24日DSP技术及应用50第2章TMS320x281x的硬件结构2.0

简介2.1TMS320x281x的基本结构2.2C28xCPU的主要特性2.3C28x的总线架构2.4C28x的存储空间和存储映射2.5

C28x的系统控制2.6TMS320x281x的片内外设电路2025年2月24日DSP技术及应用51第2章TMS320F2812的硬件结构TMS320C2000系列DSP集微控制器和高性能DSP的特点于一身，具有强大的控制和信号处理能力，能够实现复杂的控制算法,大幅度提高应用效率、降低功耗。

TMS320C2000系列芯片上整合了FLASH存储器、快速的AD转换器、增强的CAN模块、事件管理器、正交编码电路、多通道缓冲串口等外设。2.0简介2025年2月24日DSP技术及应用52第2章TMS320C28x的硬件结构

TMS320x281x的功能组件：

中央处理器CPU

功能扩展接口

内部总线控制系统控制

数据存储器RAM

程序存储器（Flash/ROM）

串行口等外设Jtag接口

定时系统

中断系统2.1

TMS320x281x的基本结构2025年2月24日DSP技术及应用532025年2月24日DSP技术及应用54FastprogramexecutionoutofbothRAMand

Flashmemory100-120MIPSwithFlashAccelerationTechnology150MIPSoutofRAMfortime-criticalcode

ControlPeripherals

MemorySub-SystemEventManagersUltra-Fast12-bitADC12.5MSPSthroughputDualsample&holdsenablesimultaneoussamplingAutoSequencer,upto16conversionsw/oCPUControlPortsMultiplestandardcommunicationportsprovidesimpleinterfacestoothercomponentsCommunicationsPorts150MIPSperformanceSinglecycle32x32-bitMAC(ordual16x16MAC)VeryFastInterruptResponseSinglecycleread-modified-writeF24x/LF240xSourceCodeCompatibleHigh-PerformanceCPU(C28xTMDSPCore)MemoryBus128KwFlash+2KwOTP4KwBootROM18KwRAMCodesecurityXINTF32-bitRegisterFileReal-TimeJTAG32-bit

Timers(3)150MIPsC28xTM32-bitDSP32x32-bit

MultiplierR

M

WAtomicALUInterruptManagementEventMgrAEventMgrB12-BitADCWatchdogGPIOMcBSPCAN2.0BSCI-UARTASCI-UARTBSPIPeripheralBusTMS320F2812/TMS320F2810

MostPowerful-MostIntegratedDualFunctionDigitalSignalController2025年2月24日DSP技术及应用55第2章TMS320x281x的硬件结构2.2TMS320F2812的CPU内核（C28xCPU)

TMS320C28x（简称C28xCPU）是TI公司为实现低功耗、高速实时信号处理而专门设计的32位定点数字信号处理器内核，采用哈佛总线结构，具有高度的操作灵活性和运行的高速度，适应于控制系统等实时嵌入式应用的需要。2025年2月24日DSP技术及应用56Fast&flexibleinterruptmanagementsignificantlyreduceinterruptlatencySingle-cycle32-bitmultipliermakescomputationallyintensivecontrolalgorithmsmoreefficient

C28xTMDSPCoreThree32-bittimerssupportmultiplecontrolloops/timebases.Singlecycleread-modified-writeinanymemorylocationand32-bitregistersimprovecontrolalgorithmefficiencyReal-timeJTAGdebugshortensdevelopmentcycleC28xTM32-bitDSPInterruptManagement32-bitRegisterFileReal-TimeJTAG32-bit

Timers(3)32x32bit

MultiplierR

M

WAtomicALU

MostC/C++Efficient32-bitDSPCoreCodecompatiblewiththeTMS320C24x™DSPfamily2025年2月24日DSP技术及应用57第2章TMS320F2812的硬件结构

2.2.1

C28xCPU的主要优点

①围绕3组数据总线和3组地址总线而建立的哈佛总线结构，提高了系统的多功能性和操作的灵活性。②

具有高度并行性和专用硬件逻辑的CPU设计，提高了芯片的性能。

③

具有完善的寻址方式和高度专业化指令系统,更适应于快速算法的实现和高级语言编程的优化。

④模块化结构设计，使派生器件得到了更快的发展。⑤采用先进的IC制造工艺，降低了芯片的功耗,提高了芯片的性能。⑥采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。

2025年2月24日DSP技术及应用58第2章TMS320C28x的硬件结构2.2.2C28xCPU的主要特性TI近年新推出的32位定点DSP芯片核心。C28X支持32位单周期指令，其数据地址为32位，程序地址为22位，可以访问4G字（16位）的数据空间和4M字的程序空间。高性能静态CMOS技术：150MHz，低功耗（核电压1.8V，I/O口电压3.3V）。

32x32bitMAC，得到64位的结果2次单周期16x16MAC(DMAC)快速中断响应机制单周期读、修改、写指令???8级流水线，完全避免硬件流水线冲突向上代码兼容性：C27x目标代码兼容模式、C28x模式及C2xLP源代码兼容模式2025年2月24日DSP技术及应用59第2章TMS320C28x的硬件结构

2.2.3

C28x的指令系统

●支持单指令重复和块指令重复操作●支持存储器块传送指令●支持32位长操作数指令●具有支持2操作数或3个操作数的读指令●具有能并行存储和并行加载的算术指令●支持条件存储指令及中断快速返回指令

2025年2月24日DSP技术及应用60第2章TMS320C28x的硬件结构2.3C28xCPU的总线结构

TMS320C28x的总线结构是以5组32位总线和1组22位为核心，形成了支持高速指令执行的硬件基础。3个地址总线PABProgramaddressbus.ThePABcarriesaddressesforreadsand

writesfromprogramspace.PABisa22-bitbus.DRABData-readaddressbus.The32-bitDRABcarriesaddressesfor

readsfromdataspace.DWABData-writeaddressbus.The32-bitDWABcarriesaddressesfor

writestodataspace.2025年2月24日DSP技术及应用61第2章TMS320C28x的硬件结构

2.3C28xCPU的总线结构Thememoryinterfacealsohasthreedatabuses:PRDBProgram-readdatabus.ThePRDBcarriesinstructionsordataduring

readsfromprogramspace.PRDBisa32-bitbus.DRDBData-readdatabus.TheDRDBcarriesdataduringreadsfromdata

space.PRDBisa32-bitbus.DWDBData-/Program-writedatabus.The32-bitDWDBcarriesdataduring

writestodataspaceorprogramspace.2025年2月24日DSP技术及应用62第2章TMS320C28x的硬件结构

2.3C28xCPU的总线结构

ROM/

FlashSARAMMemory-

Mapped

Registers外设地址总线外设数据总线

ControlBusPABDRABDWABPRDBDRDBDWEBExternal

SignalsCPUOn-Chip

Peripherals/

Registers2025年2月24日DSP技术及应用63第2章TMS320C28x的硬件结构

2.3C28xCPU的总线结构AccessTypeAddressBusDataBusReadfromprogramspacePABPRDBReadfromdataspaceDRABDRDBWritetoprogramspacePABDWDBWriteto

dataspaceDWABDWDB2025年2月24日DSP技术及应用64第2章TMS320C28x的硬件结构

2.3C28xCPU的总线结构能同时进行的操作：1.ReadfromprogramspaceWritetodataspace2.ReadfromdataspaceWritetodataspace（同一个地址怎么办？）3.ReadfromdataspaceWritetoprogramspace2025年2月24日DSP技术及应用65第2章TMS320C28x的硬件结构1．PRDBProgram-readdatabus主要用来传送取自程序存储器的指令代码和立即操作数。从：程序空间(使用地址总线PAB)到：数据空间的目标地址或CPU中的乘法器和加法器PRDB总线既可以将程序空间的操作数据(如系数表)送至数据空间的目标地址中，以实现数据移动，也可以将程序空间的操作数据传送乘法器和加法器中，以便执行乘法-累加操作。2025年2月24日DSP技术及应用66第2章TMS320C28x的硬件结构2．DRDBData-readdatabus

3条数据总线(DB)分别与不同功能内部单元相连接。如：CPU、程序地址产生逻辑PAGEN、数据地址产生逻辑

DAGEN、片内外设和数据存储器等。3．DWDBData-/Program-writedatabus1．PRDBProgram-readdatabus2025年2月24日DSP技术及应用67多总线的结构使C28x能够实现流水线的指令执行机制。采用流水线机制可以大大加快指令执行速度，实现指令的执行在单机器周期内完成。C28x采用了8级流水线。(1)取指令阶段1：指令地址通过22位总线PAB送往程序存储器。(2)取指令阶段2：通过32位总线PRDB读程序存储器，放入指令队列。(3)译码阶段1：CPU硬件识别取指队列中指令的边界，并测定下一条待执行指令的长度。(4)译码阶段2：CPU硬件从取指队列中取回指令，并将该指令放入指令寄存器，译码。(5)读阶段1：从存储器中读取数据时，把地址送到相应的地址总线上。(6)读阶段2：硬件通过数据总线取回读阶段1所寻址的存储器内的数据。(7)执行阶段：CPU执行乘法、移位和ALU操作，包括算术和逻辑操作。(8)写阶段：需要时，将指令执行的结果写回存储器。2025年2月24日DSP技术及应用682.CPU的寄存器累加器(ACC、AH、AL)乘数寄存器(XT、T、TL)和乘积寄存器(P、PH、PL)数据页指针寄存器(DP)堆栈指针(SP)辅助寄存器(XAR0~XAR7、AR0~AR7)程序计数器(PC)返回PC指针寄存器(RPC)中断控制寄存器(IFR、IER、DBGIER)状态寄存器(ST0，STl)2025年2月24日DSP技术及应用69C28xDSP的CPU寄存器2025年2月24日DSP技术及应用70累加器可以单独存取的结构(1)累加器(ACC、AH、AL)2025年2月24日DSP技术及应用71乘数寄存器XT的分半单独存取结构P寄存器的分半单独存取结构(2)乘数寄存器(XT、T、TL)和乘积寄存器(P、PH、PL)2025年2月24日DSP技术及应用72(3)数据页指针寄存器(DP)在直接寻址方式中，操作数的地址由两部分组成：一个页地址(DataPage)和一个页内的偏移量。C28x的数据存储器每64个字构成一个数据页，这样，4MW的数据存储器共有65536个数据页，用0~65535进行标号。在直接寻址方式下，当前的页地址存放于16位的数据页指针寄存器(DP)中，可以通过给DP赋新值可改变数据页号。当CPU工作在C2xLP源兼容模式时，使用一个7位的偏移量，并忽略DP寄存器的最低位。2025年2月24日DSP技术及应用73数据存储器的数据页2025年2月24日DSP技术及应用74(4)堆栈指针(SP)堆栈指针(SP)允许在数据存储器中使用软件堆栈。堆栈指针为16位，可以对数据空间的低64K字(数据存储器0000H~FFFFH)进行寻址。2025年2月24日DSP技术及应用75(5)辅助寄存器(XAR0~XAR7、AR0~AR7)XAR0~XAR7寄存器2025年2月24日DSP技术及应用76(6)程序计数器(PC)

C28x的程序计数器(PC)是一个22位的寄存器，存放当前CPU正在操作指令的地址。(7)返回PC指针寄存器(RPC)(8)中断控制寄存器(IFR、IER、DBGIER)有两对长调用指令：LC和LRET，LCR和LRETR。LCR和LRETR执行效率更高，只有LCR和LRETR指令使用RPC。当使用LCR指令时，当前RPC的值被压入堆栈。返回地址将被装载到RPC寄存器中，而22位的函数入口地址将被装载到PC计数器，从而使流程转入函数体中运行。调用结束通过LRETR指令返回时，存放在RPC内的返回地址装载到PC中，而压入堆栈中的RPC的值从堆栈中装载到RPC内。2025年2月24日DSP技术及应用77(9)状态寄存器(ST0，STl)

C28xCPU有两个重要的状态寄存器：ST0和ST1，其中包含着不同的标志位和控制位。ST0包含指令操作所使用或影响的控制或标志位，如溢出、进位、符号扩展等。ST1则主要包含一些特殊的控制位，如处理器的兼容模式选择、寻址模式配置等。2025年2月24日DSP技术及应用78状态寄存器ST0·OVC/OVCU：溢出计数器。·PM：乘积移位模式位。·V：溢出标志。·N：负标志位。·Z：零标志。·C：进位位。·TC：测试/控制标志。·OVM：溢出模式位。·SXM：符号扩展模式位。2025年2月24日DSP技术及应用79状态寄存器ST1·ARP：辅助寄存器指针。·XF：XF状态位。该位用于控制输出引脚XF的状态。·M0M1MAP：存储器M0和M1映射模式位。·OBJMODE：目标兼容模式位。用来在C27x目标模式(=0)和C28x目标模式(=1)之间进行选择。·AMODE：寻址模式位。在C28x寻址模式(AMODE=0)和C2xLP寻址模式(AMODE=1)之间进行选择。2025年2月24日DSP技术及应用80·IDLESTAT：空闲状态位。·EALLOW：仿真允许访问使能位。·LOOP：循环指令状态位。·SPA：队栈指针定位(StackPointerAlignment)位。·VMAP：向量映像(VectorMap)位。·DBGM：调试使能屏蔽位。·INTM：中断全局屏蔽位。状态寄存器ST12025年2月24日DSP技术及应用81第2章TMS320C28x的硬件结构

2.4

C28x的存储空间和存储映射

2.4.1存储空间分成3个相互独立可选择的存储空间：（统一编址）

64K字（16位）的程序存储空间；

64K字（16位）的数据存储空间；

64K字（16位）的I/O空间。

程序存储空间：用来存放要执行的指令和指令执行中所需要的系数表(数学用表)；

数据存储空间：用来存放执行指令所需要的数据；

I/O存储空间：用来提供与外部存储器映射的接口，可以作为外部数据存储空间使用。F2812没有I/O空间2025年2月24日DSP技术及应用82第2章TMS320C28x的硬件结构

2.4

C28x的存储空间和存储映射2.4.2TMS320x281x的片内存储器：片内RAM：SARAM既可以被映射到数据存储空间用来存储数据，也可以映射到程序空间用来存储程序代码。（

SARAM-单次存取RAM）片内Flash/ROM：主要存放固化程序和系数表。一般构成程序存储空间，也可以部分地映射在数据存储空间。所有C28x芯片都含有片内RAM和ROM。2025年2月24日DSP技术及应用83第2章TMS320C28x的硬件结构

2.4.2TMS320x281x的片内存储器

TMS320F2812：128K×16位的Flash存储器1K×16位的OTP型只读存储器L0和L1：两块4K×16位的单口随机存储器（SARAM）H0：一块8K×16位的单口随机存储器M0和M1：两块1K×16位的单口随机存储器自举只读存储器（BootROM）4K×16位2025年2月24日DSP技术及应用84第2章TMS320C28x的硬件结构

外部存储器接口EMIF： 多达1MB的存储器、可编程软件等待状态、三个独立的片选

2.4

C28x的存储空间和存储映射2.4.2TMS320x281x的片内存储器：2025年2月24日DSP技术及应用85第2章TMS320C28x的硬件结构

2.4

C28x的存储空间和存储映射2.4.2TMS320x281x的片内存储器：片内存储器的优点：

●不需要插入等待状态；

●与外部存储器相比，成本低；

●比外部存储器功耗小。2025年2月24日DSP技术及应用86第2章TMS320C28x的硬件结构2.4.3

TMS320x2812的存储映射

’C28x所有内部和外部程序存储器及内部和外部数据存储器分别统一编址。

内部RAM总是映射到数据存储空间，但也可映射到程序存储空间。

ROM可以灵活地映射到程序存储空间，同时也可以部分地映射到数据存储空间。存储空间的任何一种存储器都可以驻留在片内或片外。

2025年2月24日DSP技术及应用87第2章TMS320C28x的硬件结构2.4.4程序存储空间的配置

程序存储空间可通过PMST寄存器的MP/MC和OVLY控制位来设置内部存储器的映射地址。

●

MP/MC控制位用来决定程序存储空间是否使用内部存储器。当MP/MC=0时，称为微计算机模式。当MP/MC=1时，称为微处理器模式。

2025年2月24日DSP技术及应用88第2章TMS320C28x的硬件结构

2.5C28x的系统控制

●具有软件可编程等待状态发生器●设有可编程分区转换逻辑电路●带有内部振荡器或外部时钟源的片内锁相环（PLL）发生器●具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号●数据总线具有总线保持器特性2025年2月24日DSP技术及应用89第2章TMS320C28x的硬件结构

2.6TMS320x281x的在片外围设备电路

两个事件管理器EVA、EVB（每个包含2个16位通用定时器、8个PWM通道、3个捕获单元、QEP接口电路）12位ADC3个通用定时器TIMER0/1/28到16位可编程的SCI16位SPI多通道缓冲串行口（McBSP）增强型CAN控制器最多56个通用IO2025年2月24日DSP技术及应用90第2章TMS320C28x的硬件结构 第2章思考题

2.1简述TMS320x281x系列DSP内核特点？

2.2TI的C2000系列包括哪些芯片?2.3分析C28xCPU的特点。

2.4TMS320x281x处理器具有哪些外设?2.5简述TMS320C28xCPU内核的存储空间和存储映射的概念。2025年2月24日DSP技术及应用91第2章TMS320C28x的硬件结构BACKUPSLIDES引导过程

从上电到运行BootLoaderBootROM的内容

BootLoader的功能启动模式及启动模式选择从内部Flash启动其他启动模式介绍从Reset到BootLoaderResetOBJMODE=0AMODE=0ENPIE=0VMAP=1M0M1MAP=1BootdeterminedbystateofGPIOpinsResetvectorfetchedfrombootROM0x3FFFC0XMPNMC=1(microprocessormode)ResetvectorfetchedfromXINTFzone70x3FFFC0XMPNMC=0(microcomputermode)

Execution BootloadingEntryPoint RoutinesFLASH SPIH0SARAM SCI-AOTP ParallelloadNotes:F2810XMPNMCtiedlowinternaltodeviceXMPNMCreferstoinputsignalMP/MCisstatusbitinXINTFCNF2registerXMPNMConlysampledatreset引导过程

从上电到运行BootLoader

BootROM的内容

BootLoader的功能启动模式及启动模式选择从内部Flash启动其他启动模式介绍TMS320F2812的存储器映射MOSARAM(1K)M1SARAM(1K)LOSARAM(4K)L1SARAM(4K)HOSARAM(8K)BootROM(4K)MP/MC=0BROMvector(32)MP/MC=0ENPIE=0OTP(1K)FLASH(128K)reservedreservedreservedPF0(2K)reservedreservedPF1(4K)reservedPF2(4K)reservedPIEvector(256)ENPIE=1XINTZone0(8K)XINTZone1(8K)XINTZone2(0.5M)XINTZone6(0.5M)XINTZone7(16K)MP/MC=1XINTVector-RAM(32)MP/MC=1ENPIE=0reservedreservedreserved数据|程序0x0000000x0004000x0008000x000D000x0010000x0060000x0070000x0080000x0090000x00A0000x3D78000x3D80000x3F80000x3FA0000x3FF0000x3FFFC00x3FC0000x1800000x1000000x0800000x0040000x002000数据|程序128-BitPasswordreserved0x3D7C00F2812片内4K字的BootRom由厂家编入了：引导装载函数；

ROM版本号；

ROM检验信息；复位向量；

CPU向量表（为了测试）；数学表；引导过程

从上电到MainBootROM的内容

BootLoader的功能几种启动方式从内部Flash启动从Reset到BootLoaderResetOBJMODE=0AMODE=0ENPIE=0VMAP=1M0M1MAP=1BootdeterminedbystateofGPIOpinsResetvectorfetchedfrombootROM0x3FFFC0XMPNMC=1(microprocessormode)ResetvectorfetchedfromXINTFzone70x3FFFC0XMPNMC=0(microcomputermode)

Execution BootloadingEntryPoint RoutinesFLASH SPIH0SARAM SCI-AOTP ParallelloadNotes:F2810XMPNMCtiedlowinternaltodeviceXMPNMCreferstoinputsignalM