组合逻辑电路设计说明有时由于输入变量的条件如只有

说明：有时由于输入变量的条件（如只有原变量输入，没有反变量输入）、采用器件的条件（如在一块集成器件上包含多个基本门）等因素，采用最简与-或式实现电路，不一定是最佳电路结构。4.2.1

组合逻辑电路设计１．设计步骤

概念：设计是分析的逆过程，即如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。逻辑功能要求真值表逻辑函数表达式化简变换逻辑图图4-2-1

组合逻辑电路设计步骤２．例题讲解

例4-1

有一火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中有两种或两种类型以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计产生报警控制信号的电路。解题指导依题意：探测器的火灾探测信号应为电路的输入，令A、B、C分别代表烟感、温感和紫外光感三种探测器的探测信号，“1”表示有火灾探测信号，“0”表示没有火灾探测信号；最终是否产生报警信号为电路的输出，设为F，“1”表示产生报警信号，“0”表示不产生报警信号。解

第二步：根据电路设计对所使用器件的要求，将输出表达式变换成适当的形式。

第一步：列写真值表，求得最简与－或表达式。11001100B10101010C11101000F01111000A表4-2-1

例4-1真值表001001110001111001ABC图4-2-2

例4-1卡诺图与或式：或与式：

(1)若采用与非器件，则变换成与非-与非表达式。&&&&ABCF

(2)若采用或非器件，则变换成或非-或非表达式。

(3)若采用与或非器件，则变换成与或非表达式。≥1ABCF≥1≥1≥1图4-2-4

例4-1或非结构逻辑图&ABCF1≥1&&11图4-2-5

例4-1与或非结构逻辑图图4-2-3

例4-1与非结构逻辑图

例4-2

在只有原变量输入，没有反变量输入条件下，用与非门实现函数F(A,B,C,D)=∑m(4,5,6,7,8,9,10,11,12,13,14)解第一步:

作出卡诺图，化简求得最简与－或表达式。01110111000111100001CDAB010101111110图4-2-6

例4-2卡诺图&&&&ABC&ABDF图4-2-7

例4-2既有原变量输入又有

反变量输入时与非结构逻辑图化简结果为：如果允许有反变量输入，其逻辑电路如图4-2-7所示。变换为与非－与非式：

第二步:

对化简结果进一步变换，力求电路最简。由于只有原变量输入，则其逻辑电路如图4-2-8(a)所示。图4-2-8

例4-2只有原变量

输入时与非结构逻辑图&&&&BC&ADF1111(a)&&&&&BCADF(b)逻辑电路如图4-2-8(b)所示。与图(a)相比，电路更简单，但仍然不是最佳结果。

第三步：引入生成项，进一步改进。&&&&ACDBF图4-2-8

例4-2只有原变量

输入时与非结构逻辑图(c)逻辑电路如图4-2-8(c)所示。该电路仍然是３级门结构，只需要４个与非门，显然是实现该函数的最佳结果。在只有原变量输入，没有反变量输入的条件下，使用与非门设计的特点：归纳

(1)结构为３级门电路，分别是输入级、与项级和输出级（或项级）。

(2)输入级门电路的个数，取决于函数中乘积项所包含的尾部因子种类的多少。

(3)与项级包含器件的多少，取决于乘积项的多少。

(4)输出级总是一个与非门。因此：应尽可能地合并乘积项，以减少与项级的器件数；尽可能地减少尾部因子的种类，以减少输入级器件的数目。

例4-3

在只有原变量输入条件下，采用或非门实现逻辑函数F(A,B,C,D)=∑m(0,5,7,11,12,13,15)解第一步：先求F*(A,B,C,D)的最小项表达式，并化简。

F*中的最小项与F中最小项一一对应，若F中最小项号码为i，则F*中有号码为(2n-1)-i的最小项。11111000111100001CDAB11111110图4-2-9

例4-3卡诺图通过卡诺图化简，得到：

第二步：寻找全部生成项，进行乘积项合并。共有３个生成项，其中ABD找不到可以合并的乘积项，为无用生成项。加入生成项以后得：

第三步：减少尾部因子种类。

第四步：两次求反，得到或非－或非表达式。≥1≥1≥1≥1≥1≥1≥1FABCD图4-2-10

例4-3逻辑电路

例4-4

人类有O、A、B、AB４种基本血型，输血者与受血者的血型必须符合图示原则。试用与非门设计一血型关系检测电路，用以检测输血者与受血者之间的血型关系是否符合图示关系，如果符合，输出为1，否则为0。解题指导依题意：输血者的４种血型和受血者的４种血型都是输入变量，二者之间的关系是否符合上述原则为输出函数L。

为了使电路最简，考虑用两个变量的四种组合表示４种血型，共需４个输入变量。OOAABBABAB受血者输血者解第一步:

作出卡诺图，化简得到最简与或表达式。血型输血者受血者CDEFO0000A0101B1010AB1111输入输出CDEFL000010001100101001110101101111101011011111111……011110110000111100001CDEF001000111110

第三步：画逻辑图。&1&&&1&LCDEF

第二步：将最简与－或表达式变换为与非－与非式。4.2.2

采用中规模集成器件实现组合逻辑函数１．方法及依据

中规模集成器件都具有某种确定的逻辑功能，可以写出输出和输入关系的逻辑函数表达式。采用集成器件实现逻辑函数时，可以将要实现的逻辑函数表达式进行变换，使之尽可能地与某种集成器件的逻辑函数表达式类似。一般来说，使用数据选择器实现单输出函数；使用译码器和附加逻辑门实现多输出函数；对一些具有某些特点的逻辑函数，如输出信号为输入信号的相加，则采用加法器来实现。采用中规模集成器件设计组合逻辑电路既可省去繁琐的设计，也可以避免设计中带来的错误，以提高电路的可靠性。２．用具有n个地址输入端的数据选择器实现n变量的逻辑函数对于数据选择器，输出与输入信号之间存在如下关系：D0D2D6D4D1D3D7D50001111001A2A1A0例如8选1数据选择器可以用卡诺图的形式来表示，如图4-2-13所示。图4-2-13

8选1数据选择器卡诺图

以上说明：只要将作出逻辑函数的卡诺图，将输入变量加到8选1数据选择器地址端，在数据输入端按卡诺图中最小项方格中的值相连，就可以实现任意３输入变量的组合逻辑函数。

例4-5

用8选1数据选择器实现函数解

第一步：作卡诺图。011111010001111001ABC图4-2-14

例4-5卡诺图

第二步：画接线图。

注意：将函数输入变量A、B、C作为数据选择器的地址时，应当保持变量顺序与地址端高低位的对应关系。例如变量A接地址A2端、B接地址A1端、C接地址A0端，否则输出端得到的函数并非所要实现的函数。01234567G07MUXYA0ENCBAF1图4-2-15

用8选1数据选择器

实现例4-5函数A1A2ST

例4-6

用8选1数据选择器实现4变量逻辑函数：

F(A,B,C,D)

=∑m(1,5,6,7,9,11,12,13,14)解题指导

8选1数据选择器有3个地址输入端、8个数据输入端，而4变量逻辑函数有16个最小项，所以需要采用两片8选1数据选择器，扩展成16选1数据选择器，从而得到4个地址输入端和16个数据输入端，以满足本题的要求。

(1)扩展法３．用具有n个地址输入端的数据选择器实现m变量的逻辑函数(m>n)01234567A2G07MUXⅠYA0EN1DCBA01234567A2G07MUXⅡYA0ENF1≥1解

第一步：将两片8选1MUX，扩展成16选1MUX。

第二步：分配变量，确定数据输入端的二值电平。图4-2-16

用两片8选1MUX实现例4-6函数A1A10123A1G03MUXⅠYA0ENDCST0123G03MUXⅡYENST0123G03MUXⅢYENST0123G03MUXⅣYENST101231G03MUXⅤY0ENSTBAF图4-2-17

用5片4选1MUX实现例4-6函数采用4选1数据选择器的实现方法。A1A0A1A0A1A0

(2)降维图法

概念：卡诺图的变量数称为该图的维数。如果把某些变量也作为卡诺图小方格内的值，将减小卡诺图的维数，这种卡诺图称为降维卡诺图。作为降维图小方格中值的那些变量称为记图变量。

降维的方法：设记图变量为x，对于原卡诺图（或降维图）中，当x=0时，原图单元值为F，x=1时，原图单元值为G，则在新的降维图中对应的降维图单元中填入子函数xF+xG。其中F和G可以是0、1、某一变量，也可以是某一函数。图4-2-18

降维图示例00000011000111100001CDAB01100111111000DD011D0001111001ABC(a)F函数的卡诺图(b)3变量降维图0CD+CDCC+D0101AB(c)2变量降维图通过降维以后，相当于减少了逻辑函数的变量数目。当降维卡诺图的维数与数据选择器的地址输入端数目相等时，即可按照用具有n个地址输入端的数据选择器实现n变量逻辑函数的方法来实现m变量的逻辑函数。

例4-7

用8选1数据选择器实现函数

F(A,B,C,D)=∑m(1,5,6,7,9,11,12,13,14)解题指导

8选1数据选择器只有3个地址输入端，而将要实现的是4变量的逻辑函数，所以需要将4变量卡诺图降维变成3变量降维卡诺图。这里选择D为记图变量。解第一步：将4变量卡诺图降维变成3变量降维卡诺图。00101111000111100001CDAB010101101110DD1D01DD0001111001ABC(a)卡诺图(b)降维图图4-2-19

例4-7的降维图01234567G07MUXYA0ENCBAF1D

注意：可以选择不同的变量作为记图变量，不同的选择方案会有不同的结果。要得到最佳方案，必须对原始卡诺图进行仔细分析，以选择子函数最少或最简单的方案。

第二步：画逻辑图，确定数据输入端记图变量及二值电平。.1图4-2-20

用8选1MUX实现例4-7A1A2ST

例4-8

用8选1数据选择器实现逻辑函数

F(A,B,C,D,E)=∑m(0,1,3,9,11,12,13,14,20,21,22,23,26,31)图4-2-21

例4-8的降维图解作函数的卡诺图和降维卡诺图。10000010000111100001CDAB010101011110(a)卡诺图11001100000111100001CDAB001101011110E=0E=11E00EEE0000111100001CDAB0EE101011110(b)4变量降维图D+EEDE00D+EDE10001111001ABC(c)3变量降维图C(D+E)CCE+C(D+E)CDE+CDE0101AB(d)2变量降维图01234567G07MUXYENCBAF1D&图4-2-22

用8选1MUX实现例4-8&&&E添加必要的逻辑门，构成逻辑电路。A0A1A2ST0123G03MUXYENDCST0123G03MUXYENST0123G03MUXYENSTE0123G03MUXYENSTBAF图4-2-23

4选1MUX实现例4-8函数采用4选1数据选择器的实现方法。11A0A1A0A1A0A1A0A1４．利用译码器实现组合逻辑函数一个n变量的完全译码器（变量译码器）的输出包含了n变量的所有最小项（非）。用n变量译码器加上输出门，就能获得任何形式的输入变量不大于n的组合逻辑函数。

例4-9

用译码器实现一组多输出逻辑函数解该组多输出逻辑函数均为３输入变量，因此可选用3线-8线译码器实现。如CT54S138，在使能端均为有效电平的情况下，电路完成译码功能，输出与输入变量之间的关系为：

第一步：将各函数写成最小项表达式，并进行变换。若将输入变量A、B、C分别加到译码器的地址输入端A2、A1、A0，用与非门作为各函数的输出门，即可实现该多输出函数的逻辑电路。

第二步：分配变量，画逻辑图。CBABIN/OCT&76543210124STASTBSTC1&&F3F1&F2图4-2-24

用译码器实现例4-9函数

思考：如果译码器输出为高电平有效，该如何实现？５．