计算机组成原理总复习课件白中英编

计算机组成原理

任部教师：高泉

■教材

■白中英，计算机组成原理•网络版，科学出版

社，2002

■参考书

■石磊，计算机组成原理•第2版，清华大学出版

社，2006

■钱晓捷，微型计算机原理及应用，清华大学出

版社，2006

■王爱英，计算机组成与结构•第3版，清华大学

出版社，2001

■白中英邙坚，计算机组织与结构,网络版，科

学出版社，2003

目录

京第一■章计算机系统概论

京第二章运算方法和运算器

ft第三章存储系统

京第四章指令系统

京第五章中央处理器

京第六章总线系统

ft第七章外围设备

京第八章输入输出系统

《第1章教学要求-I、

了解计算机的类型：模拟和数字，专用和通用，巨型

机、大型机、小型机、微型机、单片机

熟悉计算机的硬件组成部件及其作用

掌握主存有关概念：存储器地址、存储单元和存储容

量；位bit、字节byte、KB、MB、GB

掌握“存储程序、程序控制”的冯•诺依曼计算机的

基本思想

区别操作码和地址码（操作数）、指令字和数据字、

指令流和数据流

理解指令周期（控制器工作周期）：取指、译码、执

郑州大学软件学院•计算机组成原理•2006级4

《第1章教学要求-2、

掌握总线、处理器总线和系统总线的概念，熟悉数据

总线、地址总线和控制总线的功能

理解目的程序、汇编程序、编译程序的作用，区别机

器语言、汇编语言和高级语言（算法语言）

「掌握计算机系统的层次结构、软件与硬件的逻辑等价

性思想

郑州大学软件学院•计算机组成原理•2006级5

《第2章教学要求-I、

掌握数据的定点格式，定点整数的表达范围，有符号

数和无符号数

掌握浮点格式的表达，熟悉浮点数的规格化，掌握规

格化单精度浮点数与实数的相互转换

理解真值和机器数，掌握定点整数的补码、反码、原

码和移码表示法

＞掌握BCD码、ASCII码的编码规律，理解小端方式和大

端方式的存储特点

•区别汉字输入编码、机内码、字模码和汉字交换码

理解检验码的作用，掌握奇偶校验以及检错能力

郑州大学软件学院•计算机组成原理•2006级6

《第2章教学要求-2、

理解补码的加法运算和减法运算规律

•熟悉溢出的概念，理解上溢（正溢）和下溢（负溢）

的概念以及符号位检测方法

了解内部总线和外部总线、单向总线和双向总线的概

念

•理解浮点加减法的操作过程，了解其中对阶、规格化、

舍入处理的作用

熟悉IEEE754标准

郑州大学软件学院•计算机组成原理•2006级7

（第2章教学要求-3-、

掌握数字信号的特点

掌握逻辑与、或、非的逻辑关系，以及它们的逻辑表

达式、真值表、逻辑符号、运算规则

熟悉与非、或非、异或的逻辑规律、表达式和逻辑符

号

理解逻辑变量、逻辑电路（数字电路）、逻辑代数

（布尔代数）的概念

掌握逻辑代数的基本运算规则和运算规律（定律）：

交旅律、结合律、分配律、反演定si

熟悉用真值表、逻辑表达式、逻辑电路图表达逻辑函

数的方法，了解卡诺图的作用

1理解简单的逻辑化简方法（最简与或式）

郑州大学软件学院•计算机组成原理•2006级8

《第2章教学要求-4、

理解门电路、正逻辑和负逻辑的概念，掌握三态门的

特点、用途和电路符号

区别组合逻辑电路和时序逻辑电路

掌握编码器、译码器、加法器、数据选择器（多路开

关）的作用

熟悉触发器的特点、基本RS触发器的功能和逻辑符号

•理解同步时钟、高电平有效、低电平有效的含义

掌握D触发器的功能和逻辑符号，熟悉电平触发和边

沿触发的区别

了解数码寄存器、移位寄存器、计数器、PLD的作用

郑州大学软件学院•计算机组成原理•2006级9

《第3章教学要求-I、

熟悉存储系统的分级（层次）结构，掌握存储访问的

局部性原理

理解存储容量、存取时间、存取周期、存储器带宽的

概念

了解SRAM、DRAM和NVRAM的特点

掌握SRAM存储结构与芯片地址引脚和数据引脚的关系

理解位扩展和字扩展的含义和作用，掌握芯片扩展与

芯片容量的关系

了解DRAM的行地址和列地址，理解DRAM的刷新操作和

方法

1了解ROM芯片的类型和各自特点

郑州大学软件学院•计算机组成原理•2006级C10

（第3章教学要求-2

掌握Cache的功能和基本原理，掌握命中率、平均访

问时间和访问效率的计算方法

理解Cache的地址映射的作用，掌握全相联、直接和

组相联映射的原理和特点，熟悉Cache中标记（标签）

的作用

理解替换策略的作用，熟悉LRU、LFU和随机法

理解Cache的写操作策略，熟悉直写法（全写法）和

回写法（写回法）

掌握虚拟存储器的功能、物理地址和虚拟（逻辑）地

址的概念

•熟悉页式和段式虚拟存储器的管理和地址转换

1理解存储保护，熟悉存储区域和访问方式保护的思想」

郑州大学软件学院•计算机组成原理•2006级11

（第4章教学要求、

了解指令、指令系统、指令格式、操作码、地址码、

指令助记符的概念

理解寻址方式的含义，区别指令寻址和数据寻址

•掌握指令的顺序寻址和跳跃寻址

掌握数据的隐含寻址、立即寻址、寄存器寻址、直接

寻址、寄存器间接寻址、寄存器相对（基址）寻址

＞熟悉堆栈的访问原理，理解进栈PUSH和出栈POP操作

•熟悉指令系统包含的基本指令类型

掌握CISC和RISC的含义，掌握RISC的主要特点

郑州大学软件学院•计算机组成原理•2006级C12

《第5章教学要求-I、

熟悉CPU的基本模型和主要寄存器的作用

理解指令周期、CPU周期（机器周期、总线周期）和

时钟周期（T周期）的概念和区别

了解CLA、ADD、STA和JMP指令在CPU基本模型的执行

过程

理解微程序控制器和硬布线控制器的实现特点，了解

微命令、微操作、微指令和微程序的概念

熟悉并行性的概念和提高并行性的技术途径

掌握指令流水线的思想，理解流水CPU的时空图

掌握资源相关、数据相关和控制相关的概念

V...................................----------------------------

《第5章教学要求-2、

掌握SISD、SIMD、MIMD的分类概念，理解多媒体指令

的并行处理特点

掌握CPU性能公式以及CPI、MIPS的计算方法

郑州大学软件学院•计算机组成原理•2006级C14

（第6章教学要求、

理解内部总线、系统总线和I/O总线（芯片总线、内

总线和外总线）的分类

•理解总线的4个方面特性，掌握总线带宽以及计算

熟悉单总线、双总线和三总线结构

理解串行传送和并行传送的概念，掌握起止式异步通

信字符格式

理解总线仲裁的作用，了解集中仲裁和分布仲裁思想

•掌握总线同步定时和异步定时（时序）的特点

了解各种总线数据传送模式

了解PCI总线、ISA总线、SCSI总线和IEEE1394总线的

\特点

郑州大学软件学院•计算机组成原理•2006级15

（第7章教学要求、

掌握像素、点距、分辨率、灰度级（彩色深度）、刷

新、扫描的概念，以及对显示效果的影响

•理解NRZ、PM、FM、MFM各记录方式的特点

了解磁面、磁道、磁柱、扇区的概念，以及磁盘信息

的分布特点

郑州大学软件学院•计算机组成原理•2006级

（第8章教学要求-1、

＜理解I/O接口的作用，熟悉I/O端口的编址方式

•掌握各种外设管理方式的概念和特点

熟悉查询传送方式的过程

理解中断源、内部中断（异常）和外部中断的概念

•区别可屏蔽中断和非屏蔽中断

•掌握可屏蔽中断传送方式的过程及其相关概念

熟悉单级中断、多级中断的概念

熟悉IA-32微处理器主要中断类型，理解向量地址、

中断优先权、中断嵌套的含义

理解中断控制器的作用

T解Pentium处理器的中断机制

郑州大学软件学院•计算机组成原理•2006级

《第8章教学要求-2

•理解DMA传送方式的特点，掌握DMA传送的工作过程

•了解CPU暂停、周期挪用、交替访问的区别

了解通道的组成结构和类型

郑州大学软件学院•计算机组成原理•2006级C18

（期末考试

•考试形式

＞闭卷笔试，120分钟

•考试题型

＞填空题：1X20=20分

»单项选择题：1X20=20分

»对错判断题：1X10=10分

＞简答题（基本概念、基本原理等）：5X4=20分

＞应用题：10X3=30分

•成绩计算

＞考试成绩X85%+平时成绩X15%

郑-州-大-学-软-件--学-院-•-计-算-机--组-成-原-理-•-2-00-6-级---------------------C♦19

电子计算机的设计思想.

♦:♦存储程序，程序控制

。“存储程序”，是把指令以代码的形式事先

输入到计算机的主存储器中，即用记忆数据

的同一装置存储执行运算的命令，这些指令

按一定的规则组成程序

。“程序控制”，是当计算机启动后，程序就

会控制计算机按规定的顺序逐条执行指令，

自动完成预定的信息处理任务

。冯•诺依曼型计算机的设计思想

存储程序并按地址顺序执行

冯•诺依曼计算机的基本思想

。采用二进制形式表示数据和指令。指令由操作码

和地址码组成；

。将程序和数据存放在存储器中，使计算机在工作

时从存储器取出指令加以执行，自动完成计算任

务。这就是“存储程序”和“程序控制”（简称

存储程序控制）的概念；

。指令的执行是顺序的，即一般按照指令在存储器

中存放的顺序执行，程序分支由转移指令实现。

。计算机由存储器、运算器、控制器、输入和输出

设备五大基本部件组成，规定了5部分的基本功能

.软件与硬件的逻辑等价性

软件的特点易于实现各种逻辑和运算功能，但是常

受到速度指标和软件容量的制约；

硬件的特点可以高速实现逻辑和运算功能，但是难

以实现复杂功能或计算，受到控制复杂性指标的制约。

随着大规模集成电路技术的发展和软件硬化的趋势，

计算机系统软、硬件界限已经变得模糊了

任何操作可以由软件来实现，也可以由硬件来实现；

任何指令的执行可以由硬件完成，也可以由软件来完

成

♦:♦对于某一功能采用硬件方案还是软件方案，取决于器

件价格、速度、可靠性、存储容量、变更周期等

系统结构、组成与实现

❖计算机系统结构(Computerarchitecture)

力计算机系统的软件与硬件的界面一一指令系统

力程序员所看到的计算机属性一一外特性

❖计算机组成(Computerorganization)=组织

w计算机系统结构的逻辑实现

计算机实现(Computerimplementation)

力计算机组成的物理实现

。计算机系统的结构，组成，实现是三个完全不同的

概念，相互间有着十分密切的依赖关系和相互的影

响。广义的计算机系统结构即包括经典的指令集结

构，也包括计算机组成和实现技术的研究

.一真值和机器数"

♦真值：现实中真实的数值

机器数：计算机中用0和1数码组合表达的数值

❖定点数：固定小数点的位置表达数值的机器数

9定点整数：将小数点固定在机器数的最右侧表达的整数

9定点小数：将小数点固定在机器数的最左侧表达的小数

小浮点数：小数点浮动表达的实数

❖无符号数：只表达0和正整数的定点整数

。有符号数：表达负整数、0和正整数的定点整数

。符号位需要占用一个位，常用机器数的最高位

90表示正数、1表示负数

9具有原码、反码、补码、移码

定点数的表示方法

■定点表示：约定机器中所有数据的小数点位置是固

定不变的。通常将数据表示成纯小数岁纯整数一

■定点数X=WQ尤2…/在定点机中表示如下（*7表示

符号位，0代表正号，工代表负号）

定点小照的小数点住置

定点整数的表示范围

♦：♦纯整数的表示范围为（X7X2…X,各位均为0时最小;

各位均为1时最大，X。为符号位）|

0<|^|<2n-11

♦:♦例如：n=8,最大值编码：111111111

表示：11111111=100000000-1

=28-1

目前计算机中多采用定点纯整数表示，因此将定

点数表示的运算简称为整数运算

定点小数的表示范围

纯小数的表示范围为（X7X2…X”各位均为。时最小;

各位均为1时最大，X。为符号位）|

0<|x|<1-2-nj

♦:♦例如,n=8,最大值编码：0.11111111

表示:0.11111111=1.0-0.00000001

=128

数的科学表达法

淳点数的表示方法

鼻巴一个数的有效数字和数的范围在计算机的

一个存储单元中分别予以表示

■数的小数点位置随比例因子的不同而在一定

范围内自由浮动

■一个十进制数N可以写成

e

数

7V=10XM厂尾

数

■一个R进制数7W以写成(指

基

N=7?eXM扁数

/■用定点小数表示，

阶码和尾数给出有效数字的位

,数决定了浮点数的

I'----―表示精度

；表达指数部分

-用整数形式表示，指明

小数宓在数据中叩置y

决定浮点数的表示范围「…—……………—……

!早期计算机表达法：

EsElE2.....EmMsMlM2.....Mn

阶符I<------阶码----->|数符|<-----尾数----->I

IEEE754标准

32位单精度浮点数

E：含阶符的阶码，8位

阶码采用移码方式来表示

正负指

禽罐2怎逑灌

•整藻酰、S|E»'

s：1位符号厂M：尾数，23位小、

位数表示，小数点放

0表示正数在尾数域最前面

工表示负数

IEEE754标准

64位双精度浮点数

E：含阶符的阶码，11

位

责62n51

SF.

M：尾数，52位小

：1位符号

S数

位

浮点数的规格化

例：156.78=15.678X10

多种数据形式

=1.5678X102

=0.15678X103=REXM

那么，计算机中究竟采用哪种数据形式?

对于二进制数

1011.1101=0.10111101X2+4

=10.111101X2+2

=1.0111101义2+3（规格化表示法）

=1.0111101X2+工（规格化表示法）

=REXM

二进制数

规格化表示原则^■fEEE-痴标濯二

■尾数最高有效位为工，隐藏，并且隐藏在小数

点的左边(即：1<M<2)

■32位单精度浮点数规格化表示

x=(-1)SX(1.AOX2E-127

e=^-127(石=e+127)

■64位双精度浮点数规格化表示

x=(-I)SX(LA/)X2ET023

e=石一1023(石=e+1023)

指数真值e用偏移码形式表示为阶码E

例1：浮点机器数（41360000）16,求真值

①十六进制数展开成二进制数

01000001001101100000000000000000

T7-------------------------

s阶码E(8位)尾数M(23位)

②指数e=阶码一127=1000001001111111

=OOOOOOll=(3)lo

③包括隐藏位1的尾数L"=LO11O1工

④X=(-l)sXl.AfX2e=+(1-011011)X23

=+1011,011=(11.375)10

例2：真值20.59375,求32位单精度浮点数

①分别将整数和分数部分转换成二进制数

20.59375=10100.10011

②移动小数点，使其在第1、2位之间

10100.10011-1.010010011X24

e=4E=4+127=131=10000011

5=0M=010010011

③得到32位浮点数的二进制存储格式为：

01000001101001001100000000000000

=(41A4C000)16

A32位单精度规格化浮点数!JEEE_754«.：

■E=1（00000001）~254（11111110）

■e=・126~+127

■表达的数据范围（绝对值）：

/最小值：e=-126,M=0=

十进制表达：2126RJ1.18X10-38

/最大值：e=127,M=（23个1）

=（23个1）=2—，23

十进制表达：（2—2・23）X2127

«2X2127«3.40X1038

A64位双精度规格化浮点数匚近恒754椀售工

■E=1~2046

■e=-1022~+1023

■表达的数据范围（绝对值）：

/最小值：e=-1022,M=0=

十进制表达：2T。22a2.23X10-308

/最大值：e=1023,M=（52个1）

=（52个1）=2—2・52

十进制表达：（2—2・52）X21023

a2X21023W1.79X1O308

A32位单精度浮点数[IEEE754®

-真值0的机器数（机器零）

■阶码E=0,尾数M=0

■正0：S=0,负0：S=1

■非规格化浮点数：阶码E=0,尾数MW0

■规格化浮点数：阶码E=1〜254（11111110）

■无穷大的机器数

■阶码£=全1（111工工工工工）,尾数M=0

■+oo：S=0,—oo：S=1

■NaN（notanumber,不是一个数）

■阶码£=全1（11111111）,尾数MHO

-用来通知异常情况

*数的机器码表示

■正数的原码、反码、补码等于真值，只有负数才分

别有不同的表示方法

■采用补码，减法运算可以用加法运算实现，节省硬

件，目前机器中广泛采用补码表示法

■有些机器用原码进行存储和传送，运算时改用补码

■有些机器做加减法时用补码，做乘除法时用原码

■移码表示法主要用于表示浮点数的阶码，可以直接

比较大小。表示范围和补码相同，只有最高位相反

表2」ASC口字符编码表4-7位

00000001001000110100010101100111

0000NULDELSP0@PP

i

0001■SOHDC1■1AQaq

0010STXDC2IV2BRbr

0011ETXDC3#3CScs

0100EOTDC4$4DTdt

0101ENQNAK%5EUeu

0110ACKSYN&6FVfV

0111BELETBV7Gwgw

1000BSCAN8HXhX

(■

1001HTEM)9IY1y

■■

1010LFSUB*■JzJz

■

1011VTESC+K[k<

1100FFFS<L\11

—

1101CRGS■M]m}

人

1110SORS■>Nnz

1111SIUS/7■0oDEL

汉字的表示方法

字符代码化（输入）

汉字的输入编码、交输入码向机内码转换

换码、汉字内码、字

模码是计算机中用于机内码

输入、内部处理、交

换、输出四种不同用机内码向字形码转换

途的编码，不要混为

一谈显不输出打印输出

校验码

一验码：能够发现甚至纠正信息传输或存储过

r中心现知区叼编码

-检错码：仅能检测出错误的编码

■纠错码：能够发现并纠正错误的编码

-最简单且应用广泛的检错码：奇偶校验码

•奇校验：使包括校验位在内的数据中为“1”的个

数恒为奇数

•偶校验：使包括校验位在内的数据中为“1”的个

数恒为偶数（包括0）

•只能检测出奇数个位出错的情况，不能纠错

编码:用文字、符号或者数码来表示某种信

息（数值、语言、操作指令、状态）的过程

.■计算机的数据表示

-整数编码

■定点数，无符号数，有符号数（补码），BCD

-实数编码

■浮点数，单精度，双精度，规格化

■字符编码：ASC口码

■汉字编码

■输入码，机内码，交换码，字形码

■国际字符编码：Unicode

2.2.3溢出概念与检验方法

♦两个正数相加，结果为负（即：大于机器

所能表示的最大正数），称为上溢。

♦两个负数相加，结果为正（即：小于机器

所能表示的最小负数），称为下溢。

♦运算出现溢出，结果就是错误的

产生“溢出”的原因:

分析可知，当最高有效数值位的运算进位与符号位

的运算进位不一致时，将产生运算“溢出”

进一步结论:

当最高有效位产生进位而符号位无进位时，产生上漪;

当最高有效位无进位而符号位有进位时，产生工溢。

“溢出”检测方法：

为了判断“溢出”是否发生，可采用两种检测的方法。

第一种方法:采用双符号位法,称为“变形补码”或

“模4补码”，可使模2补码所能表示的数的范围扩大

第心釉溢出检测方法:采用“单符号位法”。

当最高有效位产生进位而符号位无进位时,产生上溢;

当最高有效位无进位而符号位有进位时，产生工遹。

故：溢出逻辑表达式为；『=品㊉a

其中:力为符号位产生的进位,C。为最高有效位产生的

进位。（显然：此逻辑关系可用异或门方便地实现）

在定点机中，当运算结果发生溢出时，机器通过逻

辑电路自动检查出溢出故障，并进行中断处理。

计算机组成原理。复习与考试

2.2.4基本的二进制加法/减法器

•在计算机中完成两个二进制数相加的基本加法器有半加器

和全加器。半加器在完成两数相加时，不需要考虑低位进

位。全加器用来完成两个三进制数相加，并且同时考虑低

彳立的进彳立，即全1口器完成三个一位或相加诂功育台匕

匕。

•设：

A表示被加数的第i位

Bj表示加数的第i位

C.为第团位向第i位产生的进位

Ci+1为第i位向第i+1位产生的进位

%为第i位产生的和

•熨金力口器以A。BP5为输入，以G+i、Sj为输出构成一

个逻图。

计算机组成原理。复习与考试

2.2.4基本的二进制加法/减法器

表2-2全加器真值表

输入输出

、

AB1C1SiCi+1

Si

00000

FA00110

01010

Bj01101

全加器逻辑图10010

10101

11001

11111

计算机组成原理。复习与考试

2.2.4基本的二进制加法/减法器

•全加器的表达式为:

Sj=

G+1=AjBj+BjCj+AjCj

•一位全加器内部逻辑图

计算机组成原理。复习与考试

加法运算及其加速方法

由4片4位先行加法器构成的16位快速进位加法器逻辑示意图

IEEE754标准的舍入处理

■就近舍入就是通常所说的“四舍五入”

■多余位：10010一向最低有效位进位

■多余位：01141—截尾

-多余位：10000一最低有效位为0：截尾；最

低有效位为1,进位

-朝0舍入朝数轴原点方向舍入（截尾）

■朝+8舍入对正数，只要多余位不全为0,

则向最低有效位进1;对负数，则是截尾

■朝一8舍入对正数，截尾；对负数，只要

多余位不全为0,则向最低有效位进工

数字与逻辑(Digital&Logic)

■逻辑代数：应用代数方法研究逻辑问题，又

称布尔代数，开关代数(还有开关理论，开

关电路等)，是逻辑化简的主要工具。

■数字逻辑电路的设计、分析，要借助于逻辑

代数这一数学工具。逻辑代数中二值运算的

公式、运算及定律要应用到数字逻辑电路。

■实现逻辑功能可用的数字电路：

工、数字集成电路

2、可编程逻辑器件(PLD)

模拟电路与数字电路比较

1.电路的特点

在模拟电路中，晶体管一般工作在线性放大区；

在数字电路中，三极管工作在开关状态，即工

作在饱和区和截止区。

2.研究的内容

模拟电路主要研究：输入、输出信号间的大小、

相位、失真等方面的关系。主要采用电路分

析方法，动态性能用微变等效电路分析。

数字电路主要研究：电路输出、输入间的逻辑关系。

主要的工具是逻辑代数，电路的功能用真值表、

逻辑表达式及波形图表示。

模拟电路研究的问题

基本电路元件:,晶体三极管

•场效应管

•集成电路运算放大器

基本模拟电路:

•信号放大及运算（信号放大、功率放大）

•信号处理（采样保持、电压比较、有源滤波）

•信号发生（正弦波发生器、三角波发生器、…）

数字电路研究的问题

基本电路元件.逻辑门电路

•触发器

基本数字电路

•组合逻辑电路

•时序电路（寄存器、计数器、脉冲发生器、

脉冲整形电路）

・A/D转换器、D/A转换器

§逻辑代数及运算规则

数字电路要研究的是电路的输入输出之间的

逻辑关系，所以数字电路又称逻辑电路，相应的

研究工具是逻辑代数（布尔代数）。

❖逻辑变量一具有逻辑属性的变量

逻辑表达式一也可称作逻辑函数，描述逻辑自

变量和逻辑因变量之间的逻辑关系

在逻辑代数中，逻辑函数的变量只能取两个

值（二值变量），即0和L中间值没有意义。

0和1表示两个对立的逻辑状态，不是数值0和1

逻辑代数的基本运算规则

加运算规则：

0+0=0,0+1=1,1+0=1,1+1=1

A+O=A>A+1=1>A+A=A,A+A=1

乘运算规则：

0・0=004=0l>0=01>1=1

AO=O,A1=A,AA=A,AA=O

非运算规则：r=oo=i

逻辑代数的运算规律

一、交换律

A+B=B+A

A*B=B•A

二、结合律

A+(B+C)=(A+B)+C=(A+C)+B

A>(B•C)=(A•B)•C

三、分配律

A(B+C)=A•B+A•C

A+B•C=(A+B)(A+C)

求证:(分配律第2条)A+BC=(A+B)(A+C)

证明:

=(A+B)(A+C)

=AA+AB+AC+BC;分配律

=A+A(B+C)+BC;结合律，AA=A

=A(1+B+C)+BC;结合律

=A•1+BC;1+B+C=1

=A+BC;A•1=1

四、吸收规则

吸收是指吸收多余（）项，多余（

）因子被取消、去掉n被消化了。

1.原变量的吸收：A+AB=A一长中含短,

留下短。

证明：A+AB=A（1+B）=A・1=A

利用运算规则可以对逻辑式进行化简。

例如：

AB+CD+ABD(E+F)=AB+CD

被吸收

2.反变量的吸收：A+AB=A+B

长中含反,

去掉反。

证明：Q)+ABAB

=A+B(A+A)=A+B

例如:

字母上面没有非运算符的叫做原变量

有非运算符的叫做反变量

五、反演定理

德•摩根(De•Morgan)定理:

A.-B=+B/V+B=A.-B

可以用列真值表的方法证明:

ABA・BA•BABA+B

0001111

0101101

1001011

1110000

反演定理内容：将函数式中所有的

L-----►+-

Y_|_____►■A新表达式：F

、-（反函数，补函数）

J变量与数均HJ

显然：『互补运算（求反运算）

注意：（变换时，原函数运算的先后顺序不变）

1.运算顺序：先括号n再乘法n后加法。

2.不是一个变量上的反号不动。

用处：实现互补运算（求反运算）。

§逻辑函数的表示法

真值表：将逻辑函数输入变量取值的不同组合

与所对应的输出变量值用列表的方式

一一对应列出的表格。

四

〃个输入变量------►2”种组合。

种

表逻辑代数式（逻辑表示式，逻辑函数式）

示

方F=AB+AB

法

逻辑电路图:

B

I卡诺图

真值表

将输入、输出的所有可能状态一一对应地列

出。〃个变量可以有2〃个输入状态。

逻辑函数式

逻辑代数式：批逻辑函数的输入、输出关

系写成与、或、非等逻辑运算的组合

式。也称为逻辑函数式，通常采用

“与或”的形式。

例：F=ABC+ABC+ABC+ABC+ABC

与普通代数不同的是，在逻辑代数中，不管是变

量还是函数，其取值都只能是0或1,并且这里的0

和1只表示两种不同的状态，没有数量的含义。

一个逻辑函数的表达式可以有与或表达式、

或与表达式、与非-与非表达式、或非-或非

表达式、与或非表达式5种表示形式

(1)与或表达式：Y=AB+AC

(2)或与表达式：Y=(A+A+C)

(3)与非-与非表达式：Y=4B♦AC

(4)或非-或非表达式：Y=A+B+A+C

(5)与或非表达式：Y=AB+AC

一种形式的函数表达式相应于一种逻辑电路。尽

管一个逻辑函数表达式的各种表示形式不同，但

逻辑功能是相同的

逻辑函数的标准形式

由逻辑函数可以表示为最小项之和的形式

（与或表达式）或者最大项之积的形式

（或与表达式）

曾应用最多的是最小项之和的形式，也叫

最小项标准式。

ffl最小项也是卡诺图化简的基础。

BACK

最小项(MinTerm)

逻辑函数有n个变量，由它们组成的具有n

个变量的乘积项中，每个变量以原变量或

反变量的形式出现且仅出现一次，这个乘

积项为最小项。N个变量有2n个最小项。

例如：n=3,对A、B、C,有8个最小项

ABCABUABCABC

ABUABUABCABC

最小项（续）

■对任意最小项，只有一组变量取值使它的

值为1,其他取值使该最小项为0

■为方便起见，将最小项表示为ITIj

n=3的8个最小项为：

mo=ABC=ABCm?=ABC=ABC

m4=ABCm5=ABCm6=ABCm?=ABC

最小项(续)

■任何逻辑函数均可表示为唯一的一组最小项之和

的形式，称为标准的与或表达式

■某一最小项不是包含在F的原函数中，就是包含在

F的反函数中

■例：-——

F=AB+BC+ABC

=AB9+C)+(N++ABC

=ABC+ABC+ABC+ABC

=+rn,++

=22a(2,4,6,7)

最大项(MaxTerm)

■n个变量组成的或项，每个变量以原变量或反变量

的形式出现且仅出现一次，则称这个或项为最大项

例如：n=3的最大项为

Mo=A+B+CM1=A+B+C

=A+B+CM3=A+B+C

Nd，=A+B+CM=A+B+C

45

M

1Mo,=A+B+C7=A+B+C

最大项（续）

☆对任意一个最大项，只有一组变量取值使

它的值为0,而变量的其他取值使该项为1

☆将最大项记作Mj

☆任何一个逻辑函数均可表示为唯一的一组

最大项之积，称为标准的或与表达式

☆n个变量全体最大项之积必为“0”

☆某个最大项不是含在F的原函数中，就是在

F的反函数中

最大项(续)

例如：

尸=(N+石)•(N+3+C)

=[N+方+(C•C7)]•(N+石+C)

=(N+石+C)•(N+B+C)•(N+石+C)

一._〜3

=口反。1，4)

BACK

§基本RS触发器

两个输出端

两个输入端

正是由于引入反馈，力使电路具有记忆功能!

输入RD=O,SD=1时

若原状态：Q=oQ=1

0RD01SD1

输出仍保持：Q=oQ=输出变为：QoQ1

输入RD=LSD=O时置“1”！

若原X犬态：Q=0Q=1

1RD10SD0

输出变为：Q=1Q=0输出保持：Q=1Q=0

输入RD=1,SD=1时保持!

若原状态：Q=1Q=0

D

输出保持原状态:输出保持原状态:

Q=1Q=0Q=oQ

输入RD=O,SD=O时基本触发器的功能表

RDSDQQ

1~r保持原状态

0101

1010

00不定状态

输出：全是1

-0

注意：当RD、SD同时由0变

为1时，翻转快的门输出变为

另一个不得翻转。因此，RD11S

0,复位端D置位端

该状态为不定状态。

逻辑符号

小结

1.触发器是双稳态器件，只要令RD=SD=L

触发器即保持原态。稳态情况下，两输出

互补。一般定义Q为触发器的状态。

2.在控制端加入负脉冲，可以使触发器状态变化。

SD端加入负脉冲，使Q=LSD称为“置位”

或“置1”端。RD端加入负脉冲，使Q=0，RD

称为“复位”或“清0”端。

3.1.1存储器分类

★按存储介质分

半导体存储器：用半导体器件组成的存储器

磁表面存储器：用磁性材料做成的存储器

★按存储方式分

随机存储器：任何存储单元的内容都能被随机存取，

且存取时间和存储单元的物理位置无关

顺序存储器：只能按某种顺序来存取，存取时间和存

储单元的物理位置有关

★按存储器的读写功能分:ROM,RAM

★按信息的可保存性分:非永久记忆，永久记忆

★按在计算机系统中的作用分:

主存、辅存、高速缓存、控制存储器

(3.1.3主存储器的技术指标〜

•存储容量

主存存储容量：以字节B(Byte)为基本单位

半导体存储器芯片：以位b(Bit)为基本单位

存储容量以21。=1024规律表达KB,MB,GB和TB

厂商常以103=1000规律表达KB,MB,GB和TB

•存取时间(访问时间)

发出读/写命令到数据传输操作完成所经历的时间

•存取周期

两次存储器访问所允许的最小时间间隔

存取周期大于等于存取时间

存储器带宽(数据传输速率)

\单位时间里存储器所存取的信息量

郑州大学软件学院•计算机组成原理•2006级82

存储器与CPU连接

CPU对存储器进行读/写操作，首先由地址总线给

出地址信号，然后要对存储器发出读操作或写操作的

控制信号，最后在数据总线上进行信息交流。所以，

存储器与CPU之间，要完成：

①地址线的连接；

②数据线的连接；

③控制线的连接。

存储器芯片的容量是有限的，为了满足实际存储器

的容量要求，需要对存储器进行扩展。

位扩展法：只加长每个存储单元的字长,

而不增加存储单元的数量

演示

字扩展法：仅增加存储单元的数量，而

字位同时扩展法：既增加存储单元的数量;

也加长各单元的位数

字位同时扩展：2114存储芯片1KX4扩展成2KX8存储器

字、位同时扩展法：

存储器系统的存储容量：MXN位

使用芯片的存储容量：1_\»<位化01\/1,K<N)

需要存储器芯片个数：(MXN)/(LXK)

［例］:利用2KX4位的存储芯片，组成16Kx8位的存储器,

共需要多少块芯片？

［解］:(16KX8)/(2KX4)=8X2=16

即：共需16块芯片。(既需要位扩展，又需要字扩展)

［又例］:利用1KX4位的存储芯片，组成2KX8位的存储器,

共需要芯片数：

(2KX8)I(1KX4)=2X2=4

广一刷新方式

♦:.刷新周期

9从上次对整个存储器刷新结束时刻，到本次对

整个存储器完成全部刷新一遍为止的时间间隔

g一般为2ms,4ms或8ms

❖刷新方式

9集中式

4分散式

9异步式

3.4高速存储器■

3.4.1双端口存储器

同一个存储器具有两组相互独立的读写控制线路,

提供了两个相互独立的端口，都可以对存储器中任何位

置上的数据进行独立的存取操作

5.4.2多模块交叉存储器

每个模块各自以等同的方式与CPU传送信息。

连续地址分布在相邻的模块，对连续字的成块传送

可以重叠进行实现流水线并行存取

3.4.3相联存储器

按内容寻址的存储器

把存储单元所存内容的某一部分作为检索项，去检

索该存储器，并对存储器中与该检索项符合的存储单元

内容进行读出或写入

多体交叉存储器

方案一：顺序方式

(a)主存地址被分成高n位和低m位，高位(n)表示模块

号，低位(m位)表示块内地址；

(b)在一个模块内，程序是从低位地址连续存放；

(c)对连续单元存取，一般仅对一个模块操作

(d)特点:

妗多模块并行工作

9易扩充容量

9故障局部性。

多体交叉存储器

数据总线

并行多模块存储器结构框图

多体交叉存储器

方案二：交叉方式

(a)主存地址被分成高n位和低m位，低位(m位)表示

模块号，高位(n)表示块内地址；

(b)各模块间采用多模块交叉编址；

(c)对连续单元存取，则多个模块并行工作

(d)特点:

9多模块并行工作，速度快

9不易扩展

4故障全局性。

多体交叉存储器

m位n位

数据总线

多模块交叉存取存储器结构框图

3.5Cache存储器■

♦：♦在相对容量较大而速度较慢的主存与高速处理器之间设置

的少量但快速的存储器

主要目的：提高存储器速度

为追求高速，包括管理在内的全部功能由硬件实现

Cache:asafeplaceforhidingorstoringthings.

3.5.1Cache基本原理

CPU

-I字传送

♦：.CPU与cache之间的数_______▼_______

据交换以字(字节)为单高速缓存Cache

位1-----I

Cache与主存间的数据.均传送

传送以数据块为单位J|

一个块(Block)由若干字二77)

组成主仔储器

Cache的读操作

❖高速命中(Hit)：微处理器读取主存的内容已包含在

Cache中，可以直接读取Cache,不用访问主存

O高速失效(Miss)、缺失、未命中:

微处理器读取主存的内容不在

Cache中，需要访问主存读取一

从CPU接i攵地址RA|个数据块

，N（™失效miss）一,从主存读含RA的块

Y（命中hit）

从Cache读RA的字送CPU向CPU传送RA的字

Y---------------向Cache传送含RA的主存块

Cache的工作原理

1、Cache以块为单位进行操作

2、当CPU发出访内操作请求后，首先由Cache控制器判断当前请求的字是否在

Cache中，若在,叫命中，否则，不命中

3、若命中：

g若是“读”请求，则直接对Cache读，与主存无关

4若是“写”请求：

❖Cache单元与主存单元同时写（Writethrough写）

。只更新Cache单元并加标记，移出时修改主存（写回Copy

back）

。只写入主存，并在Cache中加标记，下次从MM读出，保证正确。

4、未命中时：

《若是“读”请求，则从主存读出所需字送CPU,且把含该字的一块

送Cache,称“装入通过"，若Cache已满，置换算法；

《若是“写”请求，直接写入主存。

Cache的命中率

命中率(HitRate)：高速命中的概率

Nh=命中率

完成存取的总次数

h=---------Nc=cache

Nc+NmNg=主存完成存取的总次数

主存系统的平均访问时间

cache/ta:

ta=htc+(l-h)tm

十=命中时的cache访问时间

未命中时的主存访问时间

tm=

Cache的访问效率e

+

ahtc+(l-h)tm

_1

h+(l-h)r

_1

r+(l-r)h

设r=、III/+「V*表示主存慢于cache的倍率

【例5】CPU执行一段程序时，cache完成存取的次数为

1900次，主存完成存取的次数为100次，已知

cache存取周期为50ns,主存存取周期为250ns,

求cache/主存系统的效率和平均访问时间。

【解】

h=此/收十%)=1900/(1900+100)=0.95

r=t/t=250ns/50ns=5

IrInIrJ

e=l/(r+(l-r)h)=1/(5+(1-5)x0.95)=83.3%

t=t/e=50ns/0.833=60ns

nUArJ

或者，ta=h-tc+(l-h)-trn=60ns

Cache结构

♦Cache的数据块称为行（线Line,槽Slot）

9用Li表示,其中,共有m=2r行

♦:♦主存的数据块称为块（Block）

一用Bj表示,其中共有n=2s块

♦:♦行与块是等长的，包含k=2w个主存字

g字是CPU每次访问存储器时可存取的最小单位

Cache由数据存储器和标签存储器组成’.

《数据存储器：高速缓存主存数据

力标签存储器：保存数据所在主存的地址信息

3.5.2主存与Cache的地址映射,

❖Cache通过地址映射(mapping)的方法确定主存

块与Cache行之间的对应关系，确定一个主存

块应该存放到哪个Cache行中

全相联映射(fullyassociativemapping)

可以将一个主存块存储到任意一个Cache行

❖直接映射(directmapping)

将一个主存块存储到唯一的一个Cache行

组相联映射(setassociativemapping)

可以将一个主存块存储到唯一的一个Cache组中

任意一个行

直接映射、2/4/8路组相联映射使用较多

一1全相联映射■