半导体器件与TFT

半导体器件与TFT

品质保证部,OQA科Nov.25,2004讲述人：齐鹏半导体基础概论。MOS管与TFT。Content：半导体基础概论能带论

N个原子靠的很近时，原来某个能级上的电子就分别处在分裂的N个能级上，这N个能级组成一个能带，这时电子不再属于某个原子而是在晶体中做共有化运动。分裂的每个能带成为允带，允带之间因为没有能级成为禁带。如图（1）所示：金刚石和半导体硅，锗，他们的原子都有四个价电子，二个s电子，两个p电子，组成晶体后，由于轨道杂化，价电子形成能带如图（2）所示：查询：什么是s电子？什么是p电子？上下两个能带，中间隔以禁带。能带并不分别和s，p能级相对应，而是上下分别包含2N态，由pollay不相容原理，各能容纳4N个电子。根别先添低能级后高能级的原理，下面能带填满，上面能带为空。下面的我们称为满带或价带，上面空的我们称为导带，中间为禁带。图（1）图（2）半导体基础概论用能带论解释导体，半导体和绝缘体。

－导体存在半满带。－半导体禁带较小。－绝缘体禁带较大。

－在半导体中EV称为价带顶，它是价带电子最高能量；EC称为导带底，它是导带电子的最低能量；EC－EV即为禁带宽度Eg。价键上的电子激发成为准自由电子，即价带电子激发成为导带电子的过程，称为本征激发。空穴。

假定价带中激发一个电子到导带，价带顶出现一个空状态，这相当于共价键缺少一个电子而出现一个空位置，这个空位置可以看成是带正电的粒子，称为空穴。引入这个概念后，就可以把价带中大量电子对电流的贡献用少量空穴表达。半导体基础概论半导体中的杂质。原子半导体中的杂质主要是为了控制半导体的性质而人为的掺入某种元素。杂质存在方式以间歇式和替位式为主。而对我们有实际意义的为替位式。以硅中掺磷形成n型半导体，掺硼形成p型半导体。加入杂质后为什么能够易于导电，可以用能带论的观点进行解释。在禁带中产生了能级。受主能级与施主能级。受主能级向价带提供空穴而成为负电中心，施主能级向导带提供电子而成为正电中心。。实际上，受主能级很接近价带，施主能级很接近导带，室温下，晶格原子热振动能量传给电子，使杂质几乎全部离子。半导体中载流子统计分布。（1）费米分布

半导体中电子数目很多。从大量电子整体来看，在热平衡状态下，电子按能量大小具有统计分布的规律性。根据量子统计理论，服从pollay不相容原理的电子服从费米统计规律。对于能量为E的一个量子态被一个电子占据的几率f（E）服从费米分布：

f(E）＝1\[1+EXP( E-EF)\kT]空穴被占的几率为1－f（E）。思考为什么？？？EF称为费米能级或费米能量。这是一个很重要的物理参数，只要知道了数值，在一定温度下电子在各量子态的统计分布就可以知道。引出玻尔兹曼分布函数。得出结论电子分布在导带底附近，空穴分布在价带顶附近。半导体基础概论导带底电子数：n0=Nc*f(EC),价带底空穴数：P0=Nv*f(Ev)，推的在一定温度下，一定的半导体材料n0×P0＝常数。思考为什么？？（2）载流子浓度：本征半导体：没有杂质和缺陷的半导体。半导体的电子从价带激发到导带，同时价带产生了空穴。电子与空穴成对出现，导带中电子浓度等于价带中的空穴浓度，这就是本征激发情况下电中性的条件。温度升高时会产生大量本征激发态，影响器件功能。一般情况下只有杂质电离，器件工作稳定。引入器件极限温度。实际半导体器件中，载流子主要来源于杂质电离。以掺磷的n型半导体为例：

(1)低温弱电离区：温度很低时，大部分施主杂质能级仍为电

子占据，只有很少施主杂质发生电离，这少量电子进入导带，这时称为弱电离。（2）强电离区：当温度升高到大部分杂质都电离为强电离。（3)高温本征激发区：继续升高温度，使本征激发产生的本征载流子数远多于杂质电离产生的载流子。

n-si

中电子浓度与温度关系（3）掺杂情况下下的费米能级：

掺有某种杂质的半导体的载流子浓度和费米能级由温度和杂质能度所决定。对于杂质浓度一定的半导体，随着温度的升高，载流子从以杂质电离为主过渡到以本征激发为主，相应的，费米能级则从位于杂质能级附近移进到禁带中央。引入N＋－Si

和N－Si概念。如图所示：费米能级位置不但反映了半导体导电类型，而且反映了掺杂水平。半导体基础概论6.半导体导电性：

漂移速度和迁移率的概念，电导率的概念。漂移速度：电子在电场力作用下的运动称为漂移运动，定向运动的速度称为漂移速度。迁移率的引入：v＝uE。引入n型和p型迁移率的不同的原因，为什么使用n型半导体为多。对于n型半导体，n》p，电导率＝n×q×un；对于p型半导体，电导率＝p×q×up。对于本征半导体，n＝p＝ni，电导率＝nqun

＋pqup。

影响迁移率因素：杂质浓度。影响电导率因素，杂质浓度和迁移率必须相互协调。电阻率与温度关系。如图所示：电阻率直接用四探针可以测，厂线使用。上面的介绍主要针对active层中的

a－si和n＋a－si性质。半导体基础概论7.

金半接触。金半接触的介绍主要针对S－D层与n＋a－si层的性质。金属中的电子虽然能在金属中自由运动，但要想从金属中逸出必须外界给它足够的能量。用E0表示真空中静止电子的能量，用（EF）M表示内部电子能量，则Wm＝E0－（EF）M。同理半导体中Ws＝？？。出现金半功函数差。用量子力学观点，掺杂浓度很高的半导体电子跃迁不只是受势垒高度决定，而且有隧道电流，其大小强烈依赖于掺杂浓度。隧道电流占主导时，接触电阻很小，用作欧姆接触。

制作欧姆接触最常用的方法是用中餐杂的半导体与金属接触，常常是在n型的半导体上制作一层重掺杂后再与金属接触。

MIS结构什么是MIS？？如图所示：（和5Mask工艺对应）理想结构为金半接触功函数为零，在绝缘层没有任何电荷且绝缘层完全不导电。实际就是电容。半导体基础概论随着所加电压的改变，空间电荷分布随之改变。主要分为多数载流子堆积态，多数载流子耗尽态和少数载流子反型态。MOS管与TFTMOS基本工作原理与分类。

图形所示：2.开启电压VT。定义：沟道强反型。开启电压表达式。推导前提：Qg+Qox+Qn+QB=0（1为栅电荷，2为绝缘层电荷，3为反型层，

4为耗尽层。）

影响开启电压因素：1.栅电容。薄且致密。致密是绝缘。

2.功函数差。热平衡费米能级处处相等。能带弯曲，为消除能带弯曲。3.沟道掺杂浓度。影响QB。如图：

4.表面态电荷。DSGVDSIdsVgs〈VthVgs=Vth+2Vgs=Vth+4Vgs=Vth+6Vgs=Vth+8线性区饱和区Vgd<Vth一Vgs<Vth：感应通道未形成

Ids=0二Vgs&Vgd>Vth：形成感应通道

Ids=1/2unCox(W/L)[(Vgs-Vth)Vds-Vds2]三Vgs>Vth&Vgd<Vth：進入夾止區(在Drain側通道消失) Ids=1/2unCox(W/L)(Vgs-Vth)2影响Ids之重要參數1.Vth2.un：Mobility3.Cox：Gate到Channel的电容4.W/L3.MOS电流电压特性：

分三个非饱和区，饱和区，截至区进行推导。4.开态电流与关态电流温度和复合中心决定着关态电流。原因与前面介绍联系。开态电流相关因素分析与前面电压电流特性联系。短沟道和窄沟道效应。

为什么在玻璃基板上只能做有限个晶体管。器件缩小后，将出现下列问题：

（1）开启电压下降。

（2）源漏的耗尽层宽度已经长于沟道，造成穿通。开启电压：Vth2.

电子迁移率(Mobility)：un

Vp=unE3.

开关电流比：

Ion/Ioff4.

因Cgs产生的DCVoltageOffset5.关态漏电流6.TFT-LCD关于Array之重要參數当ON时信号线的資料写入液晶电容，此时，TFT元件成低阻抗(RON)，当OFF时TFT元件成高阻抗(ROFF)，可防止信號線資料的洩漏。

一般RON與ROFF電阻比至少約為10的五次方以上。

Vg(V)LogId01020-10-201.0x10-111.0x10-101.0x10-91.0x10-81.0x10-71.0x10-61.0x10-5栅极电压和漏电流关系关态漏电流（Ioff）导致象素通过TFT电压放电dVp，可用下式表示：

(1)式中，Cst—储存电容；