系统结构题库(含答案)(六)

第一章计算机系统结构的基本概念

知识点汇总

计算机系统的层次结构、虚拟机、解释/翻译、计算机系统结构/组成/实现、冯氏分类法、Flynn

分类法、以经常性事件为重点原理、Amdahl定律、CPU性能公式、程序局部性原理、计算机系

统性能评测指标（执行时间、吞吐率）、基准测试程序、冯诺依曼结构、冯诺依曼结构特点及改进、

软件可移植性、系列机、软件兼容（向上、向下、向前、向后）、兼容机、模拟、仿真、并行性含

义、并行性等级、提高并行性的途径（包括时间重叠、资源重复、资源共享）、单机系统中的并行

性发展、多机系统中的并行性发展、耦合度、松散耦合、紧密耦合

简答题

1.简述计算机系统的层次结构。（知识点：计算机系统的层次结构）

答：从下到上分成微程序机器级、机器语言、操作系统虚拟机、汇编语言虚拟机、高级语言

虚拟机、应用语言虚拟机

2.什么是翻译？什么是解释？（知识点：翻译、解释）

答：翻译是将L+1级程序全部转成L级程序后，再执行产生的L级程序；

解释是每当一条L+1级程序被译码后执行，再解释下一条L+1级指令。

3.计算机系统结构、计算机组成和计算机实现三者之间的关系，并举例说明。（知识点：计算机

系统结构/组成/实现）

答：计算机系统结构是指计算机的软硬界面，即机器语言程序员看到的传统机器具有的属性。

计算机组成是计算机系统结构的逻辑实现。

计算机实现是计算机组成的物理实现。

如，确定指令集中是否有乘法指令属于计算机系统结构内容，乘法指令是否由专门的乘

法部件实现是计算机组成，乘法器的物理实现是计算机实现。

4.Flynn分类法将计算机系统结构分成哪四类？请简述。

答：SISD,SIMD,MISD,MIMD

5.请简述程序局部性原理。（知识点：程序局部性原理）

答：包括时间局部性和空间局部性。时间局部性是指：程序即将用到的信息很可能就是目前正在

使用的信息；程序的空间局部性是指，程序即将用到的信息很可能与目前正在使用的信息空间上

临近。

6.简述Amdahl定律。（知识点:Amdahl定律）

答：加快某部件执行速度所能获得的系统性能加速比，受限于该部件的执行时间战系统中总执行

时间的百分比。

7.系列机的概念？（知识点：系列机）

答：同一厂家生产的具有相同体系结构、具有不同组成和实现的一系列不同型号的机器。

8.什么是软件兼容？软件兼容有几种？其中哪一种是软件兼容的根本特征？（知识点：软件兼

容）

答：一个软件可以不加修改或者少量修改，可以由一台机器上移植到另一台机器上运行。分

成向上、向下、向前、向后兼容，向后兼容是根本特征。

9.简要说明提高计算机系统并行性的3种技术途径，并各举一例。（知识点：提高并行性途径）

答：时间重叠.如流水线：资源重复,如多处理机：鎏源共享,如多道程序C

选择题

1.计算机系统的层次结构按照由高到低的顺序分别为（C）。（知识点：计算机系统的层次结构）

A.高级语言机器级、汇编语言机器级、传统机器语言机器级、操作系统机器级、应用语言机

器级、微程序机器级

B.高级语言机器级、应用语言机器级、操作系统机器级、传统机器语言机器级、汇编语言机

器级、微程序机器级

C.应用语言机器级、高级语言机器级、汇编语言机器级、操作系统机器级、传统机落语言机

器级、微程序机器级

D.应用语言机器级、操作系统机器级、高级语言机器级、汇编语言机器级、微程序机器级、

传统机器语言机器级

2.最早的冯诺依曼体系结构是以（A）为中心的。

A.运算器

B.控制器

C.存储器

D.I/O设备

3.从计算机系统结构来看，机器语言程序员看到的机器属性是（C）。（知识点：计算机系统

结构/组成/实现）

A.计算机软件所要完成的功能

B.计算机硬件的全部组成

C.编程要用到的硬件组织

D.计算机各部件的硬件实现

4.用户CPU时间由哪三个因素决定？（D）（知识点：CPU性能公式）

A.CPI,IC和所执行的指令条数

B.CPI,IC和执行程序所需要的时钟周期数

C.CPI,IC和系统加速比

D.CPI,IC和时钟频率

5.根据Amdahl定律，系统加速比由哪两个因索决定？（C）（知识点：Amdahl定律）

A.可改进比例和所执行的指令条数

B,可改进比例和执行程序所需要的时钟周期数

C,可改进比例和部件加速比

D.可改进比例和时钟频率

6.实现软件可移植性的基本途径不包括（D）。（知识点：软件可移植性、系列机、软件兼

容、兼容机、模拟、仿真）

A.采用统一的高级语言

B.采用系列机

C.模拟和仿真

D.采用统一的汇编语言

7.利用时间重叠概念实现并行处理的是（A）。（知识点：提高并行性的途径）

A.流水处理机

B.多处理机

C.阵列处理机

D.机群系统

8.多处理机实现的并行主要是（A）。（知识点：提高并行性的途径）

A.任务级并行

B.指令级并行

C.线程级并行

D.操作级并行

填空题

1.程序的局部性包括（时间局部性）和（空间局部性）两个方面。（知识点：程序局部性原

理）

2.计算机组成指的是计算机系统结构的（逻辑实现），计算机实现指的是计算机组成的

（物理实现）O（知识点：计算机系统结构/组成/实现）

3.计算机系统结构设计和分析中最经常使用的三条基本原则是（以经常性事件为重

点）、（程序局部性原理）和Amdahl定律。知识点（以经常性事件为重点、

程序局部性原理）

4.多机系统的耦合度可以分为最低耦合、（松散耦合）和（紧密耦合）

3类。（知识点：耦合度、松散耦合、紧密耦合）

5.CPU性能公式的3个参数反映了与系统结构相关的三个因素：（周期时间）取决于计

算机实现技术和计算机组织，（CPI）取决于计算机指令集的结构和指令集的设计与实

现技术，（IC）取决于计算机指令集的结构和编译技术。（知识点：CPU性能公式）

6.根据Amdahl定律可知，对系统进行改进所获得的加速比取决于（部件所占比例）和（部

件加速比）。（知识点：Amdahl定律）

7.实现程序可移植性的主要途径有（采用系列机）、（模拟和仿真）和统一高级语言。

8.软件兼容有（向上）、（向下）、（向前）和（向后）四种，其中（向

后）是软件兼容的根本特征。（知识点：软件兼容）

9.计算机系统中提高并行性的技术途径有（时间重叠）、（资源重复）、（资

源共享）。（知识点：提高并行性的途径）

10.从处理数据的角度来看，并行性等级从高到低可分为字并位并，（字并位串），（字串位并），

字串位串。（知识点：并行性等级）

11.广义来说，并行性既包含（同时性），又包含（并发性）。

12.从执行程序的角度来看，并行性等级从低到高可分为（指令内部并行），（指令级并行），（线

程级并行），（过程级并行），（作业级并行）。（知识点：并行性等级）

计算题

1.用一台40MHZ的计算机执行标准程序的测试，它包含的指令类型、指令数和相应的时间如

下表所示：

指令类型指令数平均时钟周期数

整数运算450001

数据传送320002

浮点运算15(X)02

控制传送80002

求：⑴有效CPI

(2)CPU执行时间

(3)MIPS

(知识点：CPU性能公式)

答：(1)CPI=(45000x1+32000x2+15000x2+8000x2)/(45000+32000+15000+8000)=1.55

(2)MIPS=17CPI=40/l.55=25.8MIPS

(3)CPU时间=(45(X)0x1+32()00x2+15000x2+8(X)0x2)/40=3.875ms

2.某台主频为400MHz的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周

期数如下：

指令类型指令执行数量平均时钟周期数

整数450001

数据传送750002

浮点80004

分支15002

求该计算机的有效CPI、MIPS和程序执行时间。

(知识点：CPU性能公式)

答:

(1)CPI=(45000x1+75000x2+8000x4+1500x2)/129500=1.776

(2)MIPS速率=BCPI=400/1.776=225.225MIPS

(3)程序执行时间=(45000x1+75000x2+8000x4+1500x2)/400=575s

3.假设在一台40MHZ处理机上运行200,000条指令的目标代码(这个数字好像没用),程序主

要由四种指令组成。根据程序跟踪实验结果，已知指令混合比和每种指令所需的指令数如下：

指令类型CPI指令混合比

算术和逻辑I60%

高速缓存命中的加载/存储218%

转移412%

高速存储缺失的存储器访问810%

(a)计算在单处理机上用上述跟踪数据运行程序的平均CPL

(b)根据(a)所得的CPI,计算相应的MIPS速率。

(知识点：CPU性能公式)

答：av=1*60%+2*18%+4*12%+8*1俄=2.24

40MHZ

MIPS==17.86

CP/*10'2.24*106

4.某台处理机的时钟频率为15MHz,执行测试程序的速率为10MIPS,假设每次存储器存取需

要1个时钟周期的时间。

问：（1）试从CPU时间公式分析影响CPU性能的因素。

（2）求处理机的CPI值

（3）假设将处理机的时钟频率提高到30MHz，但存储器的工作速率不变，这使每次存储

器存取需要2个时钟周期.如果测试程序中30%的指令需要I次访存.S%的指令需要2次访存.

其他指令不需要访存，求该测试程序在改进后的处理机上执行的速率（MIPS）。

注：MIPS为MillionInstructionsPerSecond,每秒百万条指令。

（知识点：CPU性能公式）

答：（1）CPU时间公式为

CPU时间=指令釜数（IC）*平均每条指令的时钟周期数（CPI）*时钟周期时间

其中：时钟周期时间取决于硬件实现技术和计算机组成;指令条数取决于指令集结构和编译技术;

平均每条指令所需要的时钟周期数取决于计算机组成和指令集结构。

（2）CPI=时钟频率/速率=15M/10M=1.5

(3)CPP=65%*1.5+30%*2+5%*4=1.775

速率=时钟频率7CP「=30MHZ/1.775=16.9MIPS

5.计算机系统中有三个部件可以改进，这三个部件的部件加速比为：

部件加速比i=30；部件加速比2=20：部件加速比3=10

（1）如果部件1和部件2的可改进比例均为30%,那么当部件3的可改进比例为多少时，系统

加速比才可以达到10?

（2）如果三个部件的可改进比例分别为30%、30%和20%,三个部件同时改进，那么系统中不可

加速部分的执行时间在总执行时间中占的比例是多少？

（知识点：Amdahl定律）

答：（1）在多个部件可改进情况下，Amdahl定理的扩展：

己知Si=30,S2=20,S3=10,Sn=10,Fi=03,F2=0.3,得:

10=-------------------!------------------

1-（0.3+0.3+巴）+（0.3/30+0.3/20+//10）

得F3=0.36,即部件3的可改进比例为36%。

（2）设系统改进前的执行时间为T,则3个部件改进前的执行时间为：（0.3+0.3+0.2）T=0.8T,

不可改进部分的执行时间为0.2To

已知3个部件改进后的加速比分别为Si=30,S2=20,S3=10,因此3个部件改进后的执行

时间为：

=0.045T

302010

改进后整个系统的执行时间为：Tn=0.045T+0.2T=0.245T

那么系统中不可改进部分的执行时间在总执行时间中占的比例是:

027

——=0.82

0.245T

6.某计算机要针对其CPU、内存、硬盘这三种硬件进行升级。已知：

（1）升级前此计算机执行某测试程序时，40%的执行时间消耗在CPU上，25%的执行时间消耗

在内存访问，20%的执行时间消耗在硬盘访问。

（2）新CPH的运算速度是原CPH的4倍.平均无故障时间是5。万小时八

（3）新内存的访问速度是原内存的2倍，平均无故障时间是2（）万小时。

（4）新硬盘的访问速度是原CPU的5倍，平均无故障时间是10万小时。

（5）假定每个部件的生存期服从指数分布，且各部件的故障是相互独立的。

问：

（1）升级前后使用同一测试程序进行性能测试，在只升级CPU,只升级内存，只升级硬盘这三

种情况下，系统加速比各为多少？三种硬件同时升级的情况下，系统的速度能不能达到原来的三

倍？

（2）不考虑CPU,内存，硬盘以外的硬件故障，则三种硬件同时升级后，整个计算机系统的平

均无故障时间是多少小时？

（知识点：Amdahl定律）

解:

1

（1）根据Amdahl定律可得:系统加速匕珍=

可改进比例

不可改进比例

+Z部件加速比

P\=-------!~=—=1.43

只升级CPU,

（1一40%）+等7

1Q

只升级内存，P2=-----------^二行.14

（1—25%）+与7

125

只升级硬盘，P3=---------------——=—=1.19

（1一20%）+华21

三种同时升级，P总=---------------------—————-=—=2.4

（一°%'%-2。%）+才+管+^

不能达到原来的3倍。

（2）每种硬件的失效率等于该硬件平均无故障时间的倒数，系统的失效率为所有硬件失效率的和。

因此三种硬件同时升级后，整个系统的失效率为：

17

R=-------------H------------------1--------------=0.000017

5000002000001000001000000

整个系统的平均无故障时间为工=国也电=58823小时

R17

解毕。

************************************************************************************

********

第二章计算机指令集结构

知识点汇总：

指令集设计、堆栈型机器、累加器型机器、通用寄存器型机器、CISC、RISC、寻址方式、数据表

示

简答题

1.增强CISC机器的指令功能主要从哪儿方面着手？（CISC）

（1）面向目标程序增强指令功能。

（2）面向高级语言和编译程序改进指令系统。

（3）面向操作系统的优化实现改进指令系统。

2.简述CISC存在的主要问题.（知识点：CISC）

答：（1）CISC结构的指令系统中，各种指令的使用频率相差悬殊。

（2）CISC结构指令系统的复杂性带来了计算机系统结构的复杂性，这不仅增加了研制时间

和成本，而且还容易造成设计错误。

（3）CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成“

（4）CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。

（5）在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机

系统结构技术来提高系统的性能。

3.简述RISC的优缺点及设计RISC机器的一般原则。（知识点：RISC）

答：（1）选取使用频率最高的指令，并补充一些最有月的指令。

（2）每条指令的功能应尽可能简单，并在一个机器周期内完成。

（3）所有指令长度均相同。

（4）只有load和store操作指令才访问存储器，其E指令操作均在寄存器之间进行。

（5）以简单、有效的方式支持高级语言。

4.根据CPU内部存储单元类型，可将指令集结构分为哪几类？（知识点：堆栈型机

器、累加器型机器、通用寄存器型机器）

答：堆栈型指令集结构、累加器型指令集结构、通用寄存器型指令集结构。

5.常见的三种通用寄存器型指令集结构是什么？（知识点：通用寄存器型机器）

答：（1）寄存器一寄存器型。

（2）寄存器一存储器型。

（3）存储器一存储器型。

6.计算机指令集结构设计所涉及的内容有哪些？（答出4个即可）（知识点：指令集

设计）

答：（1）指令集功能设计：主要有RISC和CISC两种技术发展方向°

（2）寻址方式的设计.

（3）操作数表示和操作数类型。

（4）寻址方式的表示：可以将寻址方式编码于操作码中，也可以将寻址方式作为一个单独的

域来表示。

（5）指令集格式的设计：有变长编码格式、固定长度编码格式和混合型编码格式三种。

选择题

1.不需要编址的数据存储空间是（B）。

A.CPU中的通用寄存器

B.堆栈

C.主存储器

D.I/O接口中的寄存器

2.指令系统的改进以不删除原有指令系统为前提，通过增加少量强功能新指令代替常用指令串，

保证了软件（B）,提高了编程效率。（知识点：指令集设计）

A.向前兼容B.向后兼容C.向上兼容D.向下兼容

3.通用寄存器型指令集结构可细分为哪三类？（D）（知识点：通用寄存器型机器）

A.寄存器一寄存器型、Cache一存储器型和存储器一存储器型

B.寄存器一寄存器型、Cache一存储器型和存储器一转存型

C.寄存器一寄存器型、寄存器一Cache型和存储器一存储器型

D.寄存器一寄存器型、寄存器一存储器型和存储器一存储器型

4.在指令字的优化设计中，不需要考虑的因素是（D）。（知识点：指令集设计）

A.多种寻址方式

B.多种指令字长

C.多种地址制

D.多种实现方式

5.以下不同类型的指令集结构中，操作数的给出方式采用半隐式约定的是（B）。（知识点：堆

栈型机器、累加器型机器、通用寄存器型机器）

A.堆栈结构

B.累加器结构

C.RR结构

D.RM结构

6.以下哪种结构不属于指令集结构（C）。（知识点：堆枝型机器、累加器型机器、通用寄存器

型机器）

A.堆栈结构

B.通用寄存器组结构

C.Cache结构

D.累加器结构

7.指令集设计的基本要求包括（A）。（知识点：指令集设计）

A.完整性、规整性、而效率、兼容性

B.完整性、规整性、灵活性、均匀性

C.完整性、规整性、对称性、兼容性

D.完整性、规整性、对称性、均匀性

8.操作码优化的主要目的是（D）

A.缩短指令字长

B.增加指令字表示的信息

C.减少程序总位数

D.A、B和C

9.RISC执行程序比CISC要快的主要原因是（C）。

A.RISC指令系统中指令条数少

B.程序在RISC上编译生成的目标程序较短

C.RISC指令平均执行周期数少

D.RISC只允许load和store指令访存

************************************************************************************

木******木

第三章流水线技术

知识点汇总

先行控制、流水线、单功能流水线、多功能流水线、静态流水线、动态流水线、部件级流水线、

处理机级流水线、处理机间流水线、线性流水线、非线性流水线、顺序流水线、乱序流水线、时

空图、流水线性能评价（吞吐率、加速比、效率）、解决流水线瓶颈问题方法、相关（数据相关、

名相关、控制相关）、换名技术、流水线冲突（结构冲突、数据冲突、控制冲突）、流水线互锁机

制、定向技术、指令调度、预测分支失败、预测分支成功、延迟分支（从前调度、从失败处调度、

从成功处调度）、流水寄存器、3种向量处理方式（横向、纵向、纵横）、链接技术。

简答题

1.流水技术有哪些特点？（答出4个即可）（知识点：流水线）

答：1.将处理过程分解为若干子过程，由专门的功能部件来实现，2各段的时间尽可能相等，3各

部件间都有一个缓冲寄存器，4适用于大量重好的时序过程，5需要通过时间和排空时间。

2.什么是静态流水线？什么是动态流水线？（知识点：静态流水线、动态流水线）

答：同一时间段内，多功能流水线中的各段只能按同一种功能的连接方式工作；同一时间段内，

多功能流水线中的各段可以按照不同的方式连接同时执行多种功能。

3.什么是单功能流水线？什么是多功能流水线？（知识点：单功能流水线、多功能流水线）

答：只能完成一种固定功能的流水线。流水线的各段可以进行不同的连接，以实现不同的功能。

4.什么是线性流水线？什么是非线性流水线？（知识点：线性流水线、非线性流水线）

答：流水线的各段串行连接，没有反馈回路。流水线中除了有串行的连接外，还有反馈回路。

5.列举3种相关。（知识点：相关）

答：数据相关，名相关，控制相关。

6.流水线中有哪三种冲突？各是什么原因造成的？（知识点：流水线冲突）

答：结构冲突，硬件资源满足不了指令重叠执行的要求；数据冲突，指令在流水线中重叠执行时

需要用到前面指令的执行结果；控制冲突，流水线遇到分支指令和其他会改变PC值的指令。

7.选择至少2种解决流水线结构冲突的方法简述。（知识点：结构冲突）

答：流水线停顿一个时钟周期，推迟后面的指令操作。设置相互独立的指令存储器和数据存储器。

8.选择至少2种解决流水线数据冲突的方法简述。（知识点：数据冲突）

答：定向技术，将计算结果从其产生的地方直接送到其他指令需要的地方。通过编译时让编译器

重新组织指令顺序来消除冲突。

9.选择至少2种解决流水线控制冲突的静态方法简述。（知识点：控制冲突）

答：预测分支失败，预测分支成功，延迟分支。

10.简述流水寄存器的作用。（知识点：流水寄存器）

答：将各段的工作隔开使得用互不会干扰，保存相应各段的处理结果，向后传到后面将要用到的

数据或者控制信息。

11.简述分支延迟槽的主要思想。（知识点：延迟分支）

答：编译器每当遇到分支指令，就在其后连续生成k个空指令位，称为延迟糟，并根据不同

的调度规则将原始代码中分支指令附近的指令放进延迟槽中，如果延迟槽没有填满，剩余部

分用nop指令填充，即气泡。延迟槽中的指令同分支指令都看做普通的指令顺序流水，无论

分支指令成功与否，都允按顺序执行延迟槽中的指令。延迟槽中的指令“掩盖”了流水线原来

必须插入的暂停周期，减少了分支指令带来的延迟。

12.简述分支延迟槽的三种调度策略。（知识点；延迟分支）

答：从前调度：从分支指令之前找•条独立的指令移动到延迟槽中。

从目标处调度：把分支成功的目标地址指令复制到延迟槽中，并把分支目标地址改成分支后

继地址。永远猜测分支是成功的，如果猜错，则丢弃延迟槽中指令的结果。

从失败处调度：把分支矢败的目标地址指令移动到延迟槽中。永远猜测分支是失败的。如果

猜错，则丢弃延迟槽中指令的结果。

选择题

I.关于流水线的下列说法，错误的是：（C）（知识点：流水线）

A.流水线能够提高吞吐率；

B.流水线提高了器件的利用率；

C.流水线提高了单个任务的处理速度：

D.消除流水线瓶颈的方法有“瓶颈段细分方法”和“瓶颈段重复设置方法

2.寄存器换名技术可以减少如下相关带来的暂停：（A）（知识点：换名技术）

A.读后写相关；

B.结构相关；

C.写后读相关；

D.控制相关。

3.假设对于MIPS流水线，由取指令（IF）、指令译码读寄存器（ID）、执行（EX）、存储器访问

（MEM）、写寄存器（WB）五段组成。在一个时钟周期中对同一个寄存器的读操作和写操作

可以通过寄存器文件“定向”，有正常定向路径。转移指令在EX段计算目标地址，在MEM段

检测分支条件。指令SUBR4,R3,R2和BNEZR4,LOOP之间应暂停的周期数为：

（B）（知识点：数据冲突）

A.3；

B.2；

C.I；

D.（）＜.

4.流水方式是指（D）0（知识点：流水线）

A.多部件同时执行一条指令B.多部件同时取出多条指令

C.多部件同时解释一条指令D.多部件同时解释多条指令

5.评价流水线的性能指标是（D）。（知识点：流水线性能评价）

A.吞吐率、流水线的加速比和执行程序所需要的时钟周期数

B.吞吐率、流水线的加速比和所执行的指令条数

C.吞吐率、流水线的加速比和CPI

D.吞吐率、流水线的加速比和效率

6.在顺序流动的MIPS流水线中，可能发生的冲突有（B）。（知识点：数据冲突）

A.同一条指令的读操作和写操作之间的写后读冲突

B.先流入的指令的写操作与后流入的指令的读操作之间的写后读冲突

C.后流入的指令的写操作与先流入的指令的读操作之间的读后写冲突

D.两条指令的写操作之间的写后写冲突

7.在具有加、乘法双功能的静态流水线中，功能切换的时间是在（D）。（知识点：多功能流

水线、静态流水线）

A.前一个功能的第一个任务进入流水线后

B.前一个功能的第一个任务流出流水线后

C.前一个功能的最后一个任务进入流水线后

D.前一个功能的最后一个任务流出流水线后

8.非线性流水线的特征是（B）。（知识点：非线性流水线）

A.一次运算中使用流水线中的多个段

R.一次运算中要多次使用流水线中的某些功能段

C.流水线的各个功能段在不同运算中可以有不同的连接

D.流水线中某些功能段在各次运算中的作用不同

9.以下哪种方法不能用于解决数据冲突（A）。（知识点：数据冲突）

A.链接技术

B.定向技术

C.流水线互锁机制

D.编译器指令调度

10.以下哪种相关不会导致数据冲突（D）。（知识点：数据相关、名相关、数据冲突）

A.数据相关

B.反相关

C.输出相关

D.读后读相关

11.与线性流水线最大吞吐率有关的是（C）

A.第一个功能段的执行时间

B.最快那一段的执行时间

C.最慢那一段的执行时间

D.最后的功能段的执行时间

填空题

1.相关有三种类型，即（数据相关），（名相关）和（控制相关）。其中（）

相关还包括输出相关和反相关两种。

2.流水线中的冲突主要分为以下3种类型：（结构冲突）、（数据冲突）和（控制冲突）,

其中数据冲突又分为如下3类：（写后读冲突）、（读后写冲突）和（写后写冲突）o（知

识点：数据冲突）

3.衡量流水线的主要性能指标是（吞吐率）、（加速比）和（效率）。N段

不等长的流水线中，其结果的输出速度取决于处理时间（最长）的子过程。（知识点：

流水线性能评价）

4.消除流水线的瓶颈段的方法有（细分瓶颈段）和（重复设置瓶颈段）2种。

（知识点：解决流水线瓶颈问题方法）

5.三种通过软件（编译器）来减少分支延迟的方法为（预测分支失败）、（预测分支成

功）、（延迟分支1（知识点：控制冲突）

计算题

1.有一个动态多功能流水线，该流水线可进行乘法和加法运算，流水线有Si、S2、S3、S4、S5、

S6六段，每段是等时的，Si、S4>S5、So连接时完成加法功能，Si、S2、S3、S6连接时完成乘法功

能。试画出计算Mi=(Xi+Y)Zi(i=l,2,3,4)的时空图，并计算实际吞吐率TP、加I速比SP

和效率E。(知识点：动态流水线、多功能流水线、流水线性能评价)

答：确定算法：Ai=Xi+Yi(i=L2,3,4)

Mj=AjXZi(i=l,2,3,4)

时空图如下：

个

S6d00ArA2rA3cA4c如M3cM4*dJ

S5dpoA.A26A3QA4cQPdJ

S3AAi*AkA3,PdAAPPp

S3/3p

pPQPQPMj*M3rM4PpP

S2yccMi”M2，，M3CWKp

Sic

Ai一A3WMi-M2。M3-AQ______

HAtP

输入：XiX2X3X4A1A2A3A4Y,Y2Y3Y4Z1Z2Z3Z4

输出:AiA2A3A4MlM2M3M4

实际吞吐率：TP=n/Tk=8/11At

加速比：SP=Ts/Tk=4x(4+4)At/llAt=32/11

效率：E=4x8At/6x|lAt=16/33

2.有如下的指令序列

Ii：LWR1,0(R6)

I2：LWR2,4(R6)

I3:MULR5,RI,R2

L：LWR3,8(R6)

I5:LWR4,24(R6)

I6:ADDR2,R3,R4

I7：ADDR2,R2,R5

如何进行指令调度使其执行延迟时间最短？进行指令调度所获得的加速比是多少？(注：基于

DLX指令处理，每条指令分为5步：IF,ID,EX,MEM,WB,在一个时钟周期中对同一个寄

存器的读操作和写操作可以通过寄存器文件“定向”，并且有正常的定向路径)。(知识点：定向技

术、指令调度、数据冲突)

答：答案图有问题，结果没问题

澜度演.1..2..3.4..5.6.7..9..9.10.11..12.13.

ILWRlp(R6),IF、ID,EK，MEM1WB.・,.，.1.，.，.，.，

1.1LWR2,4(R6)'・，IF、ID,EX,J।WB.・，・，.1・，・，

IMULR5R1W.，IF.ID.$un.EX.ME3I।WB..1・，・■

L.，LWR3f(R6),一.，.，IF,ID.EX,IMk'd)WB..，.，.，.，

ILWR4^4(R6)..i・，.，IF,ID.DCnum'iWB,.，・，

、

IADDR2fR3R4・，・，.，・，IF,IDi$U11EXMEM»WB,・，

IADDRigRi..，.，.，•，IF,$uu.ID.EXMEMiWB

调度后C2233P4^5~6~7~初9川10*312~

LWR1,0(RJ6)PIF-ID*EX«MEM>WBPooAoo

h-LWR24R6)-oIF・ID-EX*3MEM-WB.pApppp

IcLWR3,&R6)PPoIF*ID3EX~MEM-WBQoooo

I-LWR4,2«R6)~PApIF-IDPEX~MEM-WBPAodp

I尸MULR5,R1,R2-1PopoIFPID，EX~MEM-WBP*P

1/ADDR2,R3,R4^pApppIFPIDPEXPMEM<WBPp

IIADDR2,R2,333333IF-3EXPMEM-WB，

调度后的指令序列为I】，后h，h>h>k>b

加速比:SP=13At/HAt=13/11

如果只有寄存器定向文件定向，那么答案应该是：调度前17加，调度后是14加。

该题目是既有正常定向路径，乂有寄存器文件定向路径。

3.若一个动态浮点乘法流水线（如下图所示），每个功能班的时间均为加,其乘积可直接返回输

入端或暂存于相应缓存器中。请画出实现AxBxCxD的时空图，并求出该流水线的吞吐率TP、加

速比SP和效率E。（知识点：动态流水线、流水线性能评价）

输入?阶加——►尾数乘——>规格化一►枳

答：拟定算法：第一步计算AxB,CxD,N=CxD

第二步计算AxBxCxD,即G=MxN

时空图：

空间

规格化MNG

尾数乘MNG

阶乘MNG

输入A,BC,DM,N时间

输出MNG

吞吐率TP、加速比SP和效率E

TP=n/TK=3/7At=0.43/At

SP=9/7«1.29

E=(3x3At)/(3x7At)M2.9%

4.假设一条指令的取指过程分为：取指令、分析和执行3段，每一段的时间分别为At、2Al、3At»

在下列各种情况下，分别计算连续执行n条指令所需的时间。

（1）顺序执行方式；

（2）取指令、分析和执行重叠。（知识点：流水线，流水线性能评价）

答：（1）顺序执行方式

执行n条指令的时间：

Ts=〃♦Z纣=〃x(加+2AZ+3加)=6心f

（2）取指令、分析和执行重登

执行n条指令的时间：

Ts=Arf+（〃-1）max（Ar,2Ar,3Ar）

i=i

=6Ar+（??-1）3Ar

=3/?Ar+3Ar

5.带双输入端的加、乘双功能静态流水线有1、2、3、4四个功能部件，延时分别为At,At,

2At,At,“加”由1-2-4组成，“乘”由1一3-4组成，输出可直接返回输入或锁存，现执行

应[（“+，）•C,]

i=l

（1）画出此流水线时空图，标出流水线输入端数据变化情况。

（2）计算运算全shi部完成所需时间及在此期间流水线H勺效率。

（3）将瓶颈子部件再细分，画出解此题的时空图。

（4）求出按（3）解此题所需时间及在此期间流水线的效率。

（知识点：多功能流水线、静态流水线、流水线性能评价）

答：（1）流水线时空图如下图：

部件"

8m.

6AU,16△仅20AU'233

(2)全部完的时间是23At.

效率门=374=37

4x23△/92

(4)所需时间为20At。

效率„=37△/=37

5x20A/100

6.有一条静态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、5段，第3段的

时间为2加，其余孑段的时间均为△(,而且流水线的输出可以直接返回输入端或暂存于相应的

流水寄存器中。现柒&该硫水线上计算，画出其时空图，并计算其吞吐率、加

速比和效率。(知拐点：多功能流水线、静态流水线、流水线性能评价)

答：首先，应选择适合于流水线工作的算法。对于本题，应先计算AI+BI、A2+B2、A3+B3

和A4+B4；再计算(A|+B|)X(A2+B2)和(A3+B3)X(A4+B。；然后求总的结果。

其次，画出完成该计算的时空图，如图所示，图中阴影部分表示该段在工作。

由图可见，它在18个时间中，给出了7个结果。所以吞吐率为:

如果不用流水线，由于一次求积需3人,一次求和需5At,则产生上述7个结果共需(4X5+3X3)

△t=29Ato所以加速比为:

029Az

3=--------=1.61

18Ar

该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得:

4x5+3x3

E==0.322

5x18

7.一多功能8段动态流水线，实现乘法经过：1-2-3~4-5-6-7-8功能段；实现加法经过I-2-3-4-5-8.

每一功能段的延迟时间都为流水线的输出可以直接返回输入端或暂存于相应的沆水寄存

器中，计算向量点积和：Z=AB+CD+EF+GHo

(1)画出时空图；

(2)计算吞吐率、加速比和效率；

(3)分析该流水线的效率不高的原因。

(知识点：多功能流水线、动态流水线、流水线性能评价)

答：(I)时空图:

(2)从流水线的时空图中看到，用23个时钟周期完成了7个运算。当每一功能段的延迟时

间都为At时，有Tk=23At,n=7o

流水线的存吐率TP为：TP=n/Tk=7/(23At)^0.304/At

如果采用顺序方式，完成一次加法要用6AI,完成一次乘法要用8加，全部运算要用：

TO=4x6At+3><8At=48At

则加速比：S=T0/Tk=4SAt/(23At)-2.087

整个流水线共有8段，流水线效率为：E=T0/(kxTk)=48At/(8x23At)=0.261

(3)主要原因

①多功能流水线在做某一种运算时，总有一些段是空闲的。

②静态流水线在进行功能切换时，要等前一种运算全部流出流水线后才能进行后面的运算。

③运算之间存在关联，后面有些运算要用到前面运算的结果。

④流水线的工作过程有建立与排空部分。

8.有一指令流水线如下所示

入一H1-H2I~~H3-Z4I~~►出

20ns20ns40ns80ns

问：（1）求连续输入15条指令，该流水线的实际吞吐率和效率，并画出流水线时空图。

（2）该流水线的瓶颈在哪几段？请任选一种措施消除瓶颈,且对干你所给出的改进的流水

线，连续输入15条指令时，其实际吞吐率和效率各是多少？

（知识点：流水线性能评价、解决流水线瓶颈问题方法）

答：（1）流水线时空图如图所示

U80M

Tpipeline=〉:Ati+(D—1)Atmax

i=l

=(20+20+40+80)+14x80

=1280(ns)

TP=1%280(内)=(ns-1)

F-(20+20+40+80)x15/~45©oa

匕一71280x44b・%,。

（2）瓶颈在3=4%方案一：采用细分瓶颈段法，变成八级流水线

入2dns哥H3msi3t>n2也14品4出

tn

Tpipeline=):At1+(n-1)Atmax

i=l

=20x8+14x20

=440(ns)

TP=猊…=%0(ns-1)=%8(内)

E=20x8x15/r68.18%

/8x440

方案二：重复设置部件

计算结果与方案一相同。

以上两种方案任意一种给分。

************************************************************************************

********

第四章指令级并行

知识点汇总

指令级并行、静态调度、动态调度、Tomasulo算法、分支历史表（BHT）、分支目标缓冲器（BTB）、

前瞻执行、再定序缓存（ROB）、循环展开

计算题

1.有一个采用Tomasulo算法的处理器，有六个Load缓冲器（分别用标号Loadl、Load2、Load3、Load4、

Load5、Load6表示），有三个加法保留站（分别用标号Add1、Add2、Add3表示），有两个乘法保留站

（分别用标号Multi、Mult2表示）。对于下列指令序列,

L.DF6,32（R2）

L.DF2,36（R3）

MIL.DF0,F2,F4

SUB.DF8,F2,F6

DIV.DE8,F0,F6

ADD.DF6,F8,F2

给出从第一条指令流出开始的第6个时钟周期时下面各表的内容。

假设：（1）指令按顺序流出，每个时钟周期流出一条指令。

（2）指令流出1个时钟周期，写结果一个时钟周期，各种指令的操作延迟为：Load：1个时钟

周期：加法：2个时钟周期：乘法：10个时钟冏期；除法：40个时钟周期。

（3）开始时，处理器是完全空闲的，Load缓冲器按Loadl、Load2、Load3、Load4、Load5、Load6

的顺序分配;加法保留站按Addl、Add2、Add3的顺序分配；乘法保留站按Mult呆Mult2的顺序分配。

（4）程序执行前，R2的值为2000,R3的值为3000,内存2032单元开始存放浮点数10,内存

3036单元开始存放浮点数20,1-4寄存器存放浮点数5。

2.单流出处理器采用Tomasulo算法进行指令调度，有一个Load/Store部件，一个浮点乘法部件,

一个浮点加法部件。假设：

（1）缓冲器/保留站及其服务的指令类型如下表

LOAD1LOAD2LOAD3ADD1MUL1

访存访存访存加减法乘除法

（2）各个硬件操作及指令执行的时钟周期如下表

Is