SoC设计方法与实现（第4版）课件第10章-可测性设计1_第1页
SoC设计方法与实现（第4版）课件第10章-可测性设计1_第2页
SoC设计方法与实现（第4版）课件第10章-可测性设计1_第3页
SoC设计方法与实现（第4版）课件第10章-可测性设计1_第4页
SoC设计方法与实现（第4版）课件第10章-可测性设计1_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

SoC设计方法与实现可测性设计(1)第十章SoC设计方法与实现集成电路测试概述芯片测试及可测试设计的概念内容大纲可测试设计技术芯片测试及可测试设计的概念测试（test），指芯片测试每一片芯片在出厂前都要经过测试。检测芯片是否存在制造或封装过程中产生的缺陷。芯片测试的概念采用测试设备对每一片芯片进行检查测试设备测试需要的三个基本元素已知的测试矢量确定的电路结构芯片测试原理已知正确的输出结果测试的挑战减少测费用减少测试输入数据（测试矢量）减少测试序列的复杂度减少测试设备的费用减少测试时间提高测试覆盖率测试矢量能覆盖芯片上的每一个元件（每一个晶体管，每一条连线）发现错误的类型及区域改进设计规则或制造工艺来提高良率示例测试一个14输入的16位ALU采用穷举测试矢量的方法–耗时功能测试矢量方法–低覆盖率需要214=16384个测试矢量以10MHz的速度运行完所有的测试矢量需要1个小时需要448个测试矢量但是目前没有算法去计算这些功能测试矢量是否覆盖了芯片的所有电路功能可测试设计可测试设计（DFT,DesignforTest）在电路中添加为了测试而设计的测试结构。DFT已成为SoC设计的关键步骤之一EDA工具支持DFT电路设计及测试矢量的自动生成可测性设计的优势和代价DFT技术：将测试结构添加在电路中优势不足可以利用EDA工具进行测试矢量的生成增大了芯片的面积、提高了出错概率便于故障的诊断和调试增加设计的复杂程度可以提高芯片的成品率并衡量其品质需要额外的引脚，增加了面积减少测试成本影响了芯片的功耗、速度和其他性能DFT技术主要的DFT技术有扫描设计测试（Sca

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论