《数字电子技术》课件第6章7

实训6寄存器6.1寄存器的功能与使用方法6.2寄存器应用实例6.3寄存器集成电路简介实训6数据寄存与传输

1.实训目的

（1）了解寄存器的基本功能。

（2）学会寄存器的使用方法。

（3）熟悉寄存器的一般应用。

（4）进一步掌握数字电路逻辑关系的检测方法。

2.实训设备与器件

实训设备：示波器1台,万用表一块,逻辑笔一支,秒信号发生器一个。

实训器件：74LS194集成电路两块,电阻、发光二极管若干。

3.实训电路

实训电路如图6.1所示。电路中，与集成电路74LS194Qi端连接的发光二极管可以按照一定的方式显示。图6.1实训6电路

4.实训步骤

1）连接电路

按图6.1连接线路。图中，控制端A接低电平，B接高电平。如果没有电路中要求的秒信号发生器，可以用555时基电路组成一个周期为几百毫秒的多谐振荡器来代替。

2）电路功能显示

接通电源，将秒信号发生器的输出接入电路“秒信号输入”端。触按按键S，观测发光二极管的显示情况。如果电路没有故障，可以看到电路中的发光二极管从左至右一个一个全部点亮，然后又从左至右一个一个全部熄灭，以此规律不断循环。

3）电路逻辑关系检测

(1)将秒信号发生器从电路中断开，在秒信号输入端接入单脉冲信号发生器。

(2)接通电路，测量第i（i依次等于0~15）个单脉冲后，左、右两块74LS194各引脚的电平，将结果填入表6.1中（表中已给出了前3个时钟脉冲各引脚的数据）。

4）74LS194功能试验

(1)左右移位。关闭电源，将控制端A接高电平，B接低电平，秒信号输入端（CP）接秒信号发生器。再次打开电源并触按按键S后，可以看到与原来的显示方式不同：电路中的发光二极管从右至左一个一个全部点亮，然后又从右至左一个一个全部熄灭，以此规律不断循环。

(2)并行加载数据。断开电源，将S0、S1置11（都接高电平），将D0~D3置1010；接通电源，此时，发光二极管均不亮，送出一个单脉冲，观察发光二极管的亮、灭情况。如果操作准确，发光二极管的亮、灭指示Q0~Q3的数据为1010，说明D0~D3的数据已加载到输出端，此时再改变输入端的数据，输出数据不变。

5）实训总结与分析

(1)分析步骤3）中得到的数据，可以知道：每当74LS194CP端出现一个脉冲时，74LS194就将输入端的数据（高低电平）送到Q0端，Q0端的数据送到Q1端，Q1

端的数据送到Q2端，Q2端的数据送到Q3端。

(2)移位寄存器的功能是将数据左移或右移，或是将数据锁存，或是给寄存器的内容赋以初值，这些功能由专门的控制端控制。当74LS194的两个控制端S0与S1取不同的电平值时，移位寄存器的功能不同。我们将S0、S1称为功能控制端。

(3)实训中我们使用的集成移位寄存器74LS194具有两个串行输入端DSL与DSR，在步骤4）左右移位的试验中，当S0、S1接01时，数据从左边移向右边（从低位移向高位）；当S0、S1接10时，数据从右边移向左边(从高位移向低位)。具有这种功能的移位寄存器称为双向移位寄存器。

(4)在实际应用中，有时需要寄存器中的内容全部为零。所以，与计数器一样，寄存器也具有清零端，在实训步骤4）中，当给控制端RD置低电平时，寄存器清零。显然，清零后，RD端应置高电平。如果实际应用电路中不需清零，则RD端直接接电源正端。

(5)在实训中可以观测到，如果我们把Q0~Q7的输出值作为一个二进制数据，当输入“16”个脉冲以后，输出数据回到起始值，因此，可以把实训电路作为一个“十六”进制的计数器。

(6)该电路的工作原理可以简述为：接通电源后，

触按按键S，两块74LS194的输出端均为零，经反向器反

向后，74LS194（1）移位寄存器串行数据输入端DSR与74LS194（2）移位寄存器串行数据输入端DSL的数据均为1。当A、B的数据(即74LS194S0、S1端的数据)为01时，数据右移；第一个时钟脉冲过后，74LS194（1）DSR端的数据1移位至Q0端，其他Q端的0均依次右移，各输出端的数据如表6.1的第2行数据所示；此后，随着时钟脉冲的到来，发光二极管自左至右一个个点亮，第8个脉冲以后，全部二极管均点亮,此时，DSR端的数据变为0，随着后续脉冲的到来，发光二极管自左至右一个个熄灭。6.1寄存器的功能与使用方法

6.1.1基本寄存器

1.寄存器

能够暂时存储二进制数据或代码的电路称为寄存器。

寄存器是由具有存储功能的触发器组合起来构成的。已经讨论过的5种基本触发器均可构成寄存器。

2.基本寄存器

只具有并行输入和并行输出功能的寄存器称为基本寄存器。图6.2所示是基本寄存器74LS175的逻辑电路图。图6.2基本寄存器的逻辑图

1）电路组成

74LS175由4个带有异步清零端RD的边沿D触发器组成，因此，它可以寄存4位二进制数码。D0~D3是并行数据输入端，Q0~Q3是并行数据输出端,RD是清零端，CP是控制时钟脉冲端。

2）工作原理

清零。RD=0时，异步清零，即4个边沿D触发器都复位到0状态。

送数。RD=1且CP上升沿到来时，无论寄存器中原来存储的数码是什么，加在并行数据输入端的数码D0~D3立刻被送入寄存器中，根据D触发器的特征方程Qn+1＝D得：Q0n+1=D0,Q1n+1=D1,Q2n+1=D2,Q3n+1=D3。6.1.2移位寄存器

1.移位寄存器各种功能的实现

图6.3为一种单向移位寄存器的逻辑图。下面介绍该寄存器各种功能的实现方法。图6.3单向右移寄存器

1）并入并出

将并行数据D0~D3输入到Q0~Q3需要两步来实现：第一步是清零脉冲（高电平有效）通过RD控制线使所有触发器置0；第二步是通过输入数据选通线IE的接收脉冲打开4个与非门，将D0~D3数据输入。

2）移位

由于前面D触发器的Q端与下一个D触发器的D端相连，每当时钟脉冲的上升沿到来时，加至串行输入端的数据送至Q0，同时Q0的数据右移至Q1，Q1的数据右移至Q2，Q2的数据右移至Q3。如果要实现双向移位，则可以通过门电路来控制是将左面触发器的输出与右面触发器的输入相连（右移），还是将右面触发器的输出与左面触发器的输入相连（左移）。

3）串入

如果从串行入口输入的是一个4位数据，则经过4个时钟脉冲后，可以从4个触发器的Q端得到并行的数据输出。这样就实现了串入并出功能。

4）串出

最后一个触发器的Q端可以作为串行输出端。如果需要得到串行的输出信号，则只要输入4个时钟脉冲，4位数据便可依次从Q3端输出，这就是串行输出方式。显然，电路既可实现串入串出，也可实现并入串出。

2.移位寄存器的使用方法

移位寄存器在数字电路中的应用非常广泛。在本章前面的实训中，我们对双向移位寄存器74LS194有了一定的认识，下面再以74LS194为例，介绍移位寄存器的使用方法。74LS194为4位双向移位寄存器，其逻辑符号如图6.4所示。图6.474LS194的逻辑符号

1）74LS194的逻辑功能

在图6.4中，各引脚符号及所代表的意义如表6.2所示，其功能如表6.3所示。

2）74LS194的使用方法

移位寄存器的产品很多，不同的产品具有不同的功能。对实际应用中提出的逻辑要求，可以用不同的器件来满足。因此，在使用中，必须根据应用系统的实际情况，首先选择合适的器件，再根据器件的功能设计正确的电路。

6.2寄存器应用实例

6.2.1产生序列信号

序列信号是在同步脉冲的作用下按一定周期循环产生的一串二进制信号，比如0111…0111，每隔4位重复一次，称为4位序列信号。序列信号广泛用于数字设备测试、数字式噪声源中，或在雷达、通信、遥测、遥控中作为识别信号或基准信号。图6.5是用移位寄存器组成的8位序列信号发生器，序列信号数字为00001111。在时钟脉冲的作用下，其输出波形如图6.6所示。图6.5一种序列脉冲产生电路图6.6序列脉冲发生器输出波形电路的工作原理简述如下：74LS194接成右移方

式，其右移串行输入信号取自Q3的非;在清零脉冲的作

用下，寄存器的Q端全部为0，DSR为1；在时钟信号的

作用下，数据右移，从而使Q3的输出为0000111100001111…00001111。从上面的分析中不难发现，产生序列信号的关键是从移位寄存器的输出端（图6.5的Q3）引出一个反馈信号送至串行输入端。由n位移位寄存器构成的序列信号发生器产生的序列信号的最大长度P=2n。由4位移位寄存器构成的序列信号发生器的一般结构如图6.7所示。图6.7移位型序列信号发生器原理图6.2.2用移位寄存器计数

在图6.5中，如果我们从Q0~Q3中取出数据，并对数据进行译码，如图6.8所示，则该电路成为一种计数器。图6.8用移位寄存器构成的计数器该电路清零以后，随着计数脉冲的到来，数据右移，Q3Q2Q1Q0的数据依次为

0000→0001→0011→0111

↑↓

1000←1100←1110←1111

共有8种不同的状态，并且构成一个循环。接在寄存器后面的译码器可以对这8种状态译码，得到0～7共8个数字，显然，上述电路构成八进制计数器。计数前，如果不清零，由于随机性，随着计数脉冲的到来，Q3Q2Q1Q0的状态可能进入如下的循环：

0100→1001→0010→0101

↑↓

1010←1101←0110←1011

原来的译码器无法对这8种状态译码。我们把这种循环称为无效循环。因此，不允许寄存器工作在这种循环状态。由寄存器构成的计数器的一般电路如图6.9所示。图6.9由移位寄存器构成的计数器的一般电路选择合适的反馈逻辑，可以得到不同长度的计数器。由n位寄存器构成的计数器的最大长度为

N=2n－1(6.1)

当n=4时，反馈逻辑表达式为

当n=8时，反馈逻辑表达式为

(6.2)(6.3)6.2.3用移位寄存器分频

1.固定比分频器

在前面的讨论中我们知道，图6.5的序列信号发生器如果从Q3~Q0取得输出可以构成一个八进制计数器。对比一下图6.6中的时钟脉冲波