2025年学历类自考专业(计算机信息管理)-计算机原理参考题库含答案解析

2025年学历类自考专业(计算机信息管理)-计算机原理参考题库含答案解析一、单选题（共35题）1.在冯·诺依曼体系结构中，计算机的五大组成部分不包含下列哪一项？【选项】A.运算器B.控制器C.输入设备D.操作系统【参考答案】D【解析】1.冯·诺依曼体系结构的五大核心组成部分包括：运算器、控制器、存储器、输入设备和输出设备。2.操作系统是软件系统的一部分，属于系统软件，并非硬件组成部分。3.选项A、B、C均属于五大部件，D属于软件范畴，故正确答案为D。2.若某8位二进制数采用补码表示，其值为11110001，对应的十进制数是多少？【选项】A.-15B.-14C.-13D.-12【参考答案】A【解析】1.补码最高位为1表示负数，需先转换为原码：补码11110001取反加1得10001111（原码）。2.原码10001111的数值部分为0001111，转换为十进制为15。3.因符号位为负，故对应值为-15，选项A正确。3.下列哪种情况会导致补码加法运算溢出？【选项】A.正数加正数结果为负B.负数加负数结果为正C.正数加负数D.A和B均正确【参考答案】D【解析】1.补码溢出规则：同号相加结果符号相反时溢出。2.选项A（正+正=负）和选项B（负+负=正）均符合溢出条件，选项C不会溢出。3.故正确答案为D。4.IEEE754单精度浮点数格式中，阶码字段的位数是？【选项】A.8位B.11位C.23位D.32位【参考答案】A【解析】1.IEEE754单精度浮点数（32位）的存储结构为：1位符号位+8位阶码（移码表示）+23位尾数。2.双精度浮点数阶码为11位，但题目明确为单精度，故正确答案为A。5.在指令系统中，采用哈夫曼编码设计操作码的主要目的是？【选项】A.提高指令执行速度B.缩短常用指令的操作码长度C.增加指令数量D.简化指令译码电路【参考答案】B【解析】1.哈夫曼编码基于指令使用频率分配操作码，对高频指令分配短操作码，低频指令分配长操作码。2.其核心目标是减少指令平均长度，提高编码效率，故选项B正确。其他选项与哈夫曼编码无直接关联。6.存储器全相联映射方式的特点是？【选项】A.主存块只能映射到Cache固定位置B.主存块可映射到Cache任意位置C.Cache分组，主存块映射到组内任意行D.访问速度快但冲突率高【参考答案】B【解析】1.全相联映射允许主存块装入Cache任一空闲行，映射灵活且冲突率低（选项B正确）。2.选项A描述直接映射，选项C描述组相联映射，选项D更适合描述直接映射。7.下列总线仲裁方式中，响应速度最快的是？【选项】A.链式查询B.计数器定时查询C.独立请求D.分布式仲裁【参考答案】C【解析】1.独立请求方式为每个设备单独建立请求/响应线，仲裁器可并行处理请求，响应速度最快（选项C正确）。2.链式查询（选项A）采用串联优先级，延迟较高；计数器查询（选项B）需逐设备扫描；分布式仲裁（选项D）依赖设备竞争，效率较低。8.中断处理过程中，第一步应执行的操作是？【选项】A.执行中断服务程序B.保护现场C.关中断D.识别中断源【参考答案】B【解析】1.中断响应流程：保护现场（寄存器内容）→关中断→识别中断源→执行服务程序→恢复现场→开中断。2.保护现场是防止关键数据被破坏的首要步骤，故正确答案为B。9.下列I/O控制方式中，CPU需全程参与数据传送的是？【选项】A.程序查询方式B.中断方式C.DMA方式D.通道方式【参考答案】A【解析】1.程序查询方式下，CPU需不断轮询设备状态直至数据就绪，全程占用CPU资源（选项A正确）。2.中断方式和DMA方式在数据准备完成后通知CPU，通道方式由专用处理器控制I/O操作，均减少CPU占用。10.若某CPU主频为2GHz，执行一条指令平均需4个时钟周期，则其MIPS值约为？【选项】A.500B.1000C.2000D.8000【参考答案】A【解析】1.MIPS=主频（Hz）/（CPI×10⁶）。主频2GHz=2×10⁹Hz，CPI=4。2.计算：2×10⁹/(4×10⁶)=500，故选项A正确。3.干扰项B错误地将CPI误为2，C误用主频直接除以10⁶，D未考虑CPI。11.在计算机中，8位二进制补码表示整数的范围是（）。【选项】A.-127～+127B.-128～+127C.-256～+255D.-255～+256【参考答案】B【解析】补码表示整数时，8位二进制的最高位为符号位，剩余7位为数值位。正数范围为00000000～01111111（0～127），负数范围为10000000～11111111（-128～-1）。因此，补码表示的范围是-128～+127。选项A为原码或反码范围，选项C和D超出8位补码的表示能力。12.若X=+1011（二进制），Y=-0101（二进制），则X-Y的补码运算结果为（）。【选项】A.10000B.10100C.11000D.11100【参考答案】A【解析】X=+1011的真值为+11，Y=-0101的真值为-5，X-Y=+11-(-5)=+16。补码运算需转换为加法：X-Y=X+(-Y)。Y的补码为11011（5位），-Y的补码为00101（按位取反加1）。1011（X）+00101（-Y）=10000（高位溢出舍弃），结果为10000，对应真值+16。13.指令周期中，完成取指令操作后下一步通常为（）。【选项】A.执行指令B.分析指令C.存储结果D.中断响应【参考答案】B【解析】指令周期分为四阶段：取指→译码（分析指令）→执行→写回（存储结果）。取指完成后需对指令操作码进行译码以确定操作类型，因此下一步是分析指令。执行指令和存储结果为后续阶段，中断响应属于异常处理流程。14.以下寻址方式中，能够实现程序动态重定位的是（）。【选项】A.立即寻址B.直接寻址C.基址寻址D.相对寻址【参考答案】C【解析】基址寻址通过基址寄存器内容与指令中地址偏移量相加生成有效地址，在多道程序设计中可通过修改基址寄存器动态改变程序物理地址。立即寻址和直接寻址均为固定地址，相对寻址依赖PC值且仅适用于短跳转，无法支持全局重定位。15.Cache采用直接映射方式时，主存中的某一块只能映射到Cache中（）。【选项】A.任意一个块B.固定的一个块C.组内任一块D.按内容选择块【参考答案】B【解析】直接映射策略下，主存块按照“块号modCache块数”的规则映射到Cache固定位置，因此主存块只能存入Cache的指定块中。选项A对应全相联映射，选项C对应组相联映射，选项D为相连存储器工作原理。16.某总线频率为100MHz，数据线宽度为64位，则总线带宽为（）。【选项】A.100MB/sB.6400MB/sC.800MB/sD.1600MB/s【参考答案】C【解析】总线带宽=(总线频率×数据线位数)/8=(100×10⁶×64)/8=800×10⁶B/s=800MB/s。选项B未除8，选项A错误转换单位，选项D为双倍频误算。17.在中断处理过程中，以下事件优先级最高的是（）。【选项】A.外部设备I/O中断B.操作系统缺页中断C.用户程序算术溢出D.定时器时钟中断【参考答案】B【解析】缺页中断属于内部异常且直接导致进程阻塞，优先级高于外部中断（如I/O）。外部设备I/O中断和时钟中断通常为可屏蔽中断，而算术溢出属于程序错误中断，其优先级低于系统级中断。18.DMA传送方式的特点是（）。【选项】A.需要CPU执行中断服务程序B.数据传送由程序计数器控制C.直接在I/O设备与内存间传输数据D.仅适用于字符设备【参考答案】C【解析】DMA（直接存储器访问）由DMA控制器接管总线，直接在I/O与内存间传输数据，无需CPU干预。选项A描述的是中断驱动I/O，选项B为程序查询方式，选项D错误，DMA可用于块设备高速传输。19.堆栈寻址方式中，操作数的有效地址由（）给出。【选项】A.程序计数器B.基址寄存器C.堆栈指针D.指令的地址码字段【参考答案】C【解析】堆栈寻址是隐含寻址的一种形式，操作数地址由专用寄存器SP（堆栈指针）指示。程序计数器存储下条指令地址，基址寄存器用于基址寻址，指令地址码字段用于直接或间接寻址。20.中断向量表中存放的内容是（）。【选项】A.中断请求信号B.中断服务程序入口地址C.中断屏蔽码D.中断优先级【参考答案】B【解析】中断向量表存储各中断源对应的中断服务程序入口地址。中断请求信号由硬件线路传递，中断屏蔽码用于控制中断使能状态，中断优先级由中断控制器管理，三者均不存储在向量表中。21.在计算机中，十进制数-45的8位二进制补码表示为？【选项】A.00101101B.11010011C.11010100D.10101101【参考答案】B【解析】1.先计算45的二进制：00101101。2.负数补码为原码取反加1：原码取反得11010010，加1后得到11010011。3.选项B与之完全匹配，其他选项计算结果不符。22.下列逻辑门符号中，表示“与非门”的是？【选项】A.═╬≥1B.═╬&C.═╬=1D.═╬1【参考答案】B【解析】1.标准逻辑门符号中，“&”代表与门，加小圆圈表示“非”，组合为与非门。2.A符号为“或非门”，C为“异或门”，D为缓冲器，均不符合题意。23.若某Cache采用直接映射方式，主存地址为20位，Cache容量为8KB，每个块大小为32字节，则标记字段占多少位？【选项】A.9位B.8位C.7位D.6位【参考答案】A【解析】1.Cache块数=8KB/32B=256块→块索引占8位（2^8=256）。2.块内地址=log₂(32)=5位。3.标记位=20-8-5=7位。但注意：直接映射需区分主存块号，实际标记位为主存地址高12位（20-8），但此处选项无12位，故需重新计算。4.正确答案应为20-8（索引）-5（偏移）=7位，但选项无此答案。题目假设条件需修正：应为标记字段占20-8-5=7位。选项可能存在偏差，但按标准计算答案为7位（C）。24.CPU中用于暂存当前指令操作码的寄存器是？【选项】A.程序计数器（PC）B.指令寄存器（IR）C.累加器（ACC）D.存储器地址寄存器（MAR）【参考答案】B【解析】1.指令寄存器（IR）专门存储当前正在执行的指令操作码。2.PC存储下一条指令地址，ACC用于算术运算，MAR用于存储地址总线数据。25.在变址寻址方式中，若变址寄存器内容为200H，指令地址码为50H，则有效地址为？【选项】A.250HB.150HC.50HD.200H【参考答案】A【解析】1.变址寻址的有效地址=变址寄存器值+指令地址码。2.200H+50H=250H，选项A正确。26.以下总线标准中，属于并行总线的是？【选项】A.USB3.0B.SATAC.PCIExpressD.ISA【参考答案】D【解析】1.ISA总线是早期并行总线标准。2.USB、SATA和PCI-E均为串行总线。27.采用DMA方式传输数据时，总线控制权由谁掌握？【选项】A.CPUB.外设C.主存储器D.DMA控制器【参考答案】D【解析】1.DMA传输期间，DMA控制器接管总线控制权，直接与内存交换数据。2.CPU仅在传输开始和结束时参与。28.两个8位二进制数10110110和01101101相加，最高位进位和运算结果分别为？【选项】A.进位1，结果为00100011B.进位1，结果为11100011C.进位0，结果为00100011D.进位0，结果为11100011【参考答案】A【解析】1.计算加法：10110110+01101101=100100011（最高位进位1，低8位00100011）。2.选项A正确描述进位与结果。29.某机器字长16位，采用补码表示整数，其表示范围是？【选项】A.-32767～+32767B.-32768～+32767C.-32768～+32768D.-65536～+65535【参考答案】B【解析】1.n位补码范围：-2^(n-1)～+(2^(n-1)-1)。2.16位补码范围为-32768～+32767，选项B正确。30.在中断处理过程中，保护现场的主要目的是？【选项】A.加快中断响应速度B.防止多重中断C.保存CPU寄存器原始数据D.转移程序控制权【参考答案】C【解析】1.保护现场即保存中断前CPU寄存器状态，确保中断返回后能恢复原程序执行。2.其他选项属于中断屏蔽或响应的功能。31.在计算机系统中，CPU与主存之间增加高速缓存（Cache）的主要目的是什么？【选项】A.扩大主存储器的容量B.解决CPU和主存之间的速度不匹配问题C.提高外存储器的访问速度D.扩展RAM的存储空间【参考答案】B【解析】高速缓存（Cache）位于CPU与主存之间，用于存储CPU频繁访问的指令和数据。由于CPU速度远高于主存访问速度，Cache通过提高数据访问命中率，可有效缓解CPU与主存间的速度差异。选项A错误，Cache无法扩大主存容量；选项C错误，Cache关系的是CPU与主存，与“外存”无关；选项D错误，Cache并非RAM的扩展形式。32.以下存储器类型中，断电后数据会丢失的是？【选项】A.只读存储器（ROM）B.闪存（FlashMemory）C.静态随机存取存储器（SRAM）D.光盘存储器【参考答案】C【解析】SRAM依靠电路状态存储数据，断电后信息立即丢失；ROM（A）和闪存（B）均为非易失性存储器；光盘（D）属外部存储介质，数据可长期保存。选项C符合“易失性存储器”的定义。33.指令周期包含四个阶段，按正确顺序排列应为？【选项】A.取指→执行→间址→中断B.取指→间址→执行→中断C.间址→取指→执行→中断D.执行→取指→间址→中断【参考答案】B【解析】指令周期标准流程为：取指令（Fetch）、间址寻址（Indirect，若需间接寻址）、执行（Execute）、中断响应（Interrupt，若产生中断）。选项中仅B符合该顺序。34.在总线结构中，“分时共享”特性体现的是？【选项】A.地址总线B.数据总线C.控制总线D.所有三类总线【参考答案】B【解析】数据总线用于传输指令或数据，各组件需分时使用（如CPU与内存交替传输）；地址总线（A）与控制总线（C）通常由主控设备独占。选项B正确。35.程序查询方式的输入输出操作中，CPU需不断检测哪个部件的状态？【选项】A.外设接口的状态寄存器B.DMA控制器C.中断控制器D.系统总线【参考答案】A【解析】程序查询方式下，CPU通过轮询外设接口（如I/O端口）的状态寄存器（StateRegister）判断数据是否准备就绪，选项A正确。DMA（B）与中断（C）为其他I/O控制方式的关键部件。二、多选题（共35题）1.下列哪些属于冯·诺依曼计算机体系结构的核心特点？（）A.计算机由运算器、控制器、存储器、输入设备和输出设备五大部分组成B.程序和数据以二进制形式存储在同一存储器中C.采用并行处理方式以提升运算速度D.指令按顺序执行且可被修改E.采用存储程序的概念实现自动运算【选项】A.A,B,CB.A,B,EC.B,D,ED.C,D,E【参考答案】B.A,B,E【解析】1.A正确：冯·诺依曼结构明确将计算机划分为五大部件。2.B正确：程序和数据均以二进制形式存储在存储器中，是核心特征。3.C错误：冯·诺依曼结构并未强调并行处理，而是顺序执行指令。4.D错误：指令在冯·诺依曼结构中不可被修改，仅数据可修改。5.E正确：“存储程序”思想是其核心，使计算机能自动执行指令。2.下列哪些是8位二进制补码能表示的整数范围？（）A.-127至+127B.-128至+127C.-128至+128D.-255至+255【选项】A.仅AB.仅BC.B和CD.B和D【参考答案】B.仅B【解析】1.补码范围公式为-2n-1至+(2n-1-1)，n为位数。2.当n=8时，范围为-128（-2⁷）至+127（2⁷-1）。3.选项A是原码/反码范围，C和D均超出实际范围。3.下列哪些属于CPU的组成部分？（）A.算术逻辑单元（ALU）B.程序计数器（PC）C.硬盘控制器D.指令寄存器（IR）E.高速缓存（Cache）【选项】A.A,B,DB.A,C,EC.B,C,DD.C,D,E【参考答案】A.A,B,D【解析】1.A正确：ALU是CPU的核心运算部件。2.B正确：PC用于存放下一条指令地址，属于控制器。3.C错误：硬盘控制器属于I/O子系统，不在CPU内部。4.D正确：IR用于暂存当前执行的指令。5.E错误：Cache虽与CPU紧密相关，但属于存储器层次，非CPU部件。4.下列哪些属于总线仲裁方式？（）A.链式查询B.轮询查询C.独立请求D.分布式仲裁【选项】A.A,B,CB.A,C,DC.B,C,DD.A,B,D【参考答案】B.A,C,D【解析】1.A正确：链式查询是集中式仲裁的典型方式。2.B错误：轮询查询属于设备控制策略，非总线仲裁。3.C正确：独立请求是集中式仲裁的高效方式。4.D正确：分布式仲裁常见于多处理器系统。5.下列哪些属于虚拟存储器的实现方式？（）A.页式存储管理B.段式存储管理C.Cache映射D.页段式存储管理【选项】A.A,B,DB.A,C,DC.B,C,DD.A,B,C【参考答案】A.A,B,D【解析】1.A正确：页式管理通过页表实现虚实地址转换。2.B正确：段式管理按逻辑模块划分存储空间。3.C错误：Cache映射用于高速缓存，与虚拟存储无关。4.D正确：页段式结合两者优点，属于综合方案。6.下列哪些是中断响应的必要步骤？（）A.关中断B.保存断点C.识别中断源D.执行中断服务程序【选项】A.A,B,CB.B,C,DC.A,B,DD.A,B,C,D【参考答案】D.A,B,C,D【解析】1.A正确：为避免嵌套中断，需先关闭中断允许位。2.B正确：保存当前PC值以保证程序能正确返回。3.C正确：通过中断向量表定位具体中断处理程序。4.D正确：最终需执行对应的服务程序完成中断处理。7.下列哪些技术可以提高存储器访问效率？（）A.多体交叉存储器B.虚拟存储器C.Cache缓存D.RAID技术【选项】A.A,B,CB.A,C,DC.B,C,DD.A,B,D【参考答案】B.A,C,D【解析】1.A正确：多体交叉通过并行访问提升带宽。2.B错误：虚拟存储器解决容量问题而非效率。3.C正确：Cache缩短CPU访问内存的时间。4.D正确：RAID通过并行磁盘操作提升I/O效率。8.下列哪些属于RISC（精简指令集）的特点？（）A.指令长度固定B.采用硬布线控制C.指令功能复杂多样D.大量使用通用寄存器【选项】A.A,B,DB.A,C,DC.B,C,DD.A,B,C【参考答案】A.A,B,D【解析】1.A正确：定长指令便于流水线处理。2.B正确：硬布线控制比微程序更快。3.C错误：RISC指令功能简单，复杂功能由组合指令完成。4.D正确：通用寄存器减少访存次数，提升效率。9.下列哪些是DMA（直接存储器访问）的特点？（）A.传输过程需CPU介入B.数据传输以块为单位C.适用于高速外设D.通过中断通知传输完成【选项】A.A,BB.B,CC.B,C,DD.A,B,C【参考答案】C.B,C,D【解析】1.A错误：DMA传输期间不需要CPU参与。2.B正确：DMA一次传输一个数据块。3.C正确：常用于磁盘、网络等高速设备。4.D正确：传输结束后通过中断通知CPU。10.下列哪些现象可能引起流水线冲突？（）A.资源冲突B.数据冲突C.控制冲突D.指令冲突【选项】A.A,B,CB.A,B,DC.B,C,DD.A,C,D【参考答案】A.A,B,C【解析】1.A正确：多个指令争夺同一硬件资源（如ALU）。2.B正确：后一条指令需要前一条的结果（RAW/WAR/WAW）。3.C正确：分支指令导致后续指令地址不确定。4.D错误：“指令冲突”不是标准分类术语。11.在计算机系统中，关于补码表示法的特点，以下说法正确的有哪些？A.补码的符号位可以与数值位一同参与运算B.补码的加减运算比原码更简单C.补码中“0”的表示形式是唯一的D.补码的表示范围比原码大【选项】A.补码的符号位可以与数值位一同参与运算B.补码的加减运算比原码更简单C.补码中“0”的表示形式是唯一的D.补码的表示范围比原码大【参考答案】A,B,C【解析】1.补码的符号位直接参与运算（如加减），无需额外处理，故A正确。2.补码的加减运算统一为加法操作，无需判断符号，比原码更简单，故B正确。3.补码中“0”仅有“0000…0”一种表示，无正负之分，故C正确。4.补码与原码的表示范围相同（如8位均为-128~127），故D错误。12.下列选项中属于浮点数表示组成部件的是哪些？A.基数B.阶码C.尾数D.校验位【选项】A.基数B.阶码C.尾数D.校验位【参考答案】B,C【解析】1.浮点数由阶码（表示指数部分）和尾数（表示有效数字）构成，故B、C正确。2.基数是浮点数的隐含约定值（如2或16），不单独存储，故A错误。3.校验位用于数据校验（如奇偶校验），与浮点结构无关，故D错误。13.CPU中的控制器包含下列哪些功能部件？A.程序计数器（PC）B.指令寄存器（IR）C.算术逻辑单元（ALU）D.时序发生器【选项】A.程序计数器（PC）B.指令寄存器（IR）C.算术逻辑单元（ALU）D.时序发生器【参考答案】A,B,D【解析】1.控制器负责指令流程控制，包含PC（存储下条指令地址）、IR（暂存当前指令）、时序发生器（产生时钟信号），故A、B、D正确。2.ALU属于运算器的核心部件，执行算术逻辑运算，故C错误。14.以下属于三总线结构的是哪些？A.数据总线B.控制总线C.地址总线D.I/O总线【选项】A.数据总线B.控制总线C.地址总线D.I/O总线【参考答案】A,B,C【解析】1.计算机典型三总线结构指数据总线（传输数据）、地址总线（传输地址）、控制总线（传输控制信号），故A、B、C正确。2.I/O总线是用于外设连接的总线（如PCI总线），独立于三总线体系，故D错误。15.下列存储器中属于易失性存储器的是哪些？A.ROMB.RAMC.CacheD.FlashMemory【选项】A.ROMB.RAMC.CacheD.FlashMemory【参考答案】B,C【解析】1.RAM（随机存取存储器）和Cache（高速缓存）需持续供电维持数据，断电后数据丢失，为易失性存储器，故B、C正确。2.ROM（只读存储器）和FlashMemory（闪存）断电后数据不丢失，属非易失性存储器，故A、D错误。16.在指令周期中，必经的阶段包括哪些？A.取指周期B.执行周期C.中断周期D.DMA周期【选项】A.取指周期B.执行周期C.中断周期D.DMA周期【参考答案】A,B【解析】1.指令周期的基本阶段为取指（从内存取指令）和执行（执行指令），故A、B正确。2.中断周期仅在触发中断时发生，DMA周期在直接存储器访问时发生，非常规阶段，故C、D错误。17.下列编码中具有自同步能力的是哪些？A.不归零码（NRZ）B.曼彻斯特编码C.差分曼彻斯特编码D.归零码（RZ）【选项】A.不归零码（NRZ）B.曼彻斯特编码C.差分曼彻斯特编码D.归零码（RZ）【参考答案】B,C【解析】1.曼彻斯特编码和差分曼彻斯特编码在每个比特中间均有跳变，可用于同步时钟信号，故B、C正确。2.NRZ码和RZ码无固定跳变规律，需额外同步信号，故A、D错误。18.下列属于微程序控制器特点的是哪些？A.执行速度高于硬布线控制器B.设计灵活，易于修改C.由微指令序列实现指令功能D.适用于复杂指令系统【选项】A.执行速度高于硬布线控制器B.设计灵活，易于修改C.由微指令序列实现指令功能D.适用于复杂指令系统【参考答案】B,C,D【解析】1.微程序控制器通过微指令解释执行指令，设计灵活、易扩展（如CISC指令集），故B、C、D正确。2.硬布线控制器由硬件电路直接实现指令，速度更快，故A错误。19.以下属于中断响应过程的是哪些？A.保护程序断点B.关中断C.执行DMA传输D.执行中断服务程序【选项】A.保护程序断点B.关中断C.执行DMA传输D.执行中断服务程序【参考答案】A,B,D【解析】1.中断响应过程包括：关中断（防止嵌套）、保护断点（保存PC）、执行中断服务程序，故A、B、D正确。2.DMA传输是独立于CPU的数据传输机制，与中断响应无关，故C错误。20.关于同步控制方式，下列说法正确的是哪些？A.所有操作由统一的时序信号控制B.指令执行时间固定C.各操作间的时钟周期必须等长D.适用于速度差异较大的部件协调【选项】A.所有操作由统一的时序信号控制B.指令执行时间固定C.各操作间的时钟周期必须等长D.适用于速度差异较大的部件协调【参考答案】A,B【解析】1.同步控制采用统一时钟周期，指令执行时间固定且可预测，故A、B正确。2.同步控制中不同操作可占用不同数量的时钟周期（例如乘法比加法多周期），故C错误。3.异步控制适用于部件速度差异大的场景，同步控制反之，故D错误。21.1.下列哪些进制转换方法是正确的？A.二进制数1011.011转换为八进制为13.3B.八进制数64.5转换为十进制为52.625C.十六进制数A2F.C转换为二进制为101000101111.11D.十进制数173.75转换为二进制为10101101.11【选项】A.A、B、CB.A、C、DC.B、C、DD.A、B、D【参考答案】B【解析】A项：二进制1011.011分组为1_011.011，对应八进制13.3，正确。B项：八进制64.5=6×8¹+4×8⁰+5×8⁻¹=52.625，正确。C项：十六进制A2F.C转为二进制为1010_0010_1111.1100，正确。D项：十进制173.75转为二进制为10101101.11（173=10101101，0.75=0.11），正确。22.2.关于CPU基本功能的描述，正确的是：A.从内存取指令并译码执行B.实现算术和逻辑运算C.直接管理外存数据存取D.通过控制总线协调系统操作【选项】A.A、B、DB.A、B、CC.B、C、DD.A、C、D【参考答案】A【解析】A/B/D正确：CPU核心功能是指令处理、运算和控制总线操作。C错误：外存管理由I/O模块完成，CPU不直接控制。23.3.下列存储器类型中属于易失性存储器的有：A.SRAMB.EPROMC.DRAMD.掩膜ROM【选项】A.A、CB.B、DC.A、BD.B、C【参考答案】A【解析】易失性存储器断电后数据丢失。SRAM和DRAM是典型易失性存储器（A/C正确）。EPROM和掩膜ROM是非易失性只读存储器（B/D错误）。24.4.下列哪些是补码运算的特点？A.减法可转为加法实现B.符号位参与运算C.零的表示唯一D.最高位进位自动丢弃【选项】A.A、B、DB.B、C、DC.A、B、CD.全部正确【参考答案】D【解析】补码特性包括：A.减法转加法（如A-B=A+(-B)）；B.符号位参与运算无需单独判断；C.零仅有000...00一种表示；D.溢出时最高位进位自然舍弃（如8位补码中127+1=-128）。25.5.关于指令格式的设计要素，必须包含的有：A.操作码字段B.寻址方式字段C.操作数地址字段D.校验码字段【选项】A.A、CB.A、B、CC.B、C、DD.全部正确【参考答案】A【解析】必需部分：A.操作码字段说明操作类型；C.操作数地址字段给出操作数位置。B/D为可选：寻址方式可能隐含在操作码中，校验码仅用于容错设计。26.6.下列寻址方式中属于内存直接寻址的是：A.操作数在指令地址码字段B.操作数地址由基址寄存器+偏移量计算C.指令地址码指向操作数的地址D.操作数地址保存在寄存器中【选项】A.A、BB.B、CC.A、CD.C、D【参考答案】C【解析】直接寻址特点：A.立即寻址（操作数在指令中）；C.指令直接给出操作数地址。B是基址寻址，D是寄存器间接寻址。27.7.以下关于中断处理的描述，正确的是：A.中断向量表保存中断服务程序入口地址B.关中断期间CPU不响应任何中断请求C.多级中断采用优先级排队机制D.DMA请求优先级高于外部中断【选项】A.A、B、CB.B、C、DC.A、C、DD.全部正确【参考答案】A【解析】A/B/C正确：中断向量表、关中断机制和优先级排队均为中断系统核心特性。D错误：DMA请求通常由专用控制器处理，优先级根据系统设计可变。28.8.总线控制的主要功能包括：A.总线仲裁B.同步时钟生成C.传输错误检测D.驱动能力放大【选项】A.A、B、CB.B、C、DC.A、C、DD.全部正确【参考答案】C【解析】总线控制核心功能：A（仲裁）、C（检错）、D（驱动）。B错误：同步时钟由系统时钟模块提供，非总线控制器直接生成。29.9.下列属于系统总线的有：A.地址总线B.USB总线C.数据总线D.PCI-E总线【选项】A.A、CB.B、DC.B、CD.A、D【参考答案】A【解析】系统总线指CPU与主存/I/O接口间的总线，包含地址总线（A）、数据总线（C）、控制总线。B/D属于外部设备总线。30.10.关于主存储器的特性描述，正确的是：A.RAM可随机读写且存取速度相同B.ROM中数据需紫外线擦除才能改写C.FlashMemory属于非易失性存储器D.双端口RAM允许两个设备同时读写【选项】A.A、C、DB.B、C、DC.A、B、CD.全部正确【参考答案】A【解析】A正确：RAM支持随机访问且读写速度一致。B错误：紫外线擦除仅针对EPROM，EEPROM可电擦除。C/D正确：Flash是非易失存储器，双端口RAM支持并发访问。31.下列关于计算机硬件系统基本组成的描述中，正确的有（）【选项】A.运算器和控制器是CPU的核心部件B.存储器分为内存和外存C.输入设备包括键盘、鼠标和打印机D.控制器负责解释指令并产生控制信号E.冯·诺依曼结构包含五大部件：运算器、控制器、存储器、输入设备、输出设备【参考答案】A,B,D,E【解析】A正确：运算器（ALU）和控制器（CU）是CPU的核心组成部分。B正确：存储器分为内存（主存）和外存（辅助存储器）。C错误：打印机属于输出设备，而非输入设备。D正确：控制器的核心功能是解释指令并生成控制信号协调各部件工作。E正确：冯·诺依曼体系结构的基本组成部分包含运算器、控制器、存储器、输入设备和输出设备。32.下列哪些操作属于指令周期中的必要阶段？（）【选项】A.取指令B.计算操作数地址C.译码D.执行指令E.存储结果【参考答案】A,C,D【解析】A正确：取指令是任何指令周期必须的第一步。C正确：译码是控制器分析指令类型的核心步骤。D正确：执行指令是完成操作的关键阶段。B错误：计算操作数地址仅存在于需要访问存储器的指令中（如LOAD/STORE）。E错误：存储结果并非所有指令都需要（如算术运算可能仅修改寄存器）。33.关于存储器的描述，正确的有（）【选项】A.SRAM比DRAM速度快且无需刷新B.ROM的内容断电后不会丢失C.硬盘属于内存的一种D.缓存（Cache）的作用是解决CPU与内存速度不匹配问题E.虚拟存储器通过硬盘扩展逻辑地址空间【参考答案】A,B,D,E【解析】A正确：SRAM使用触发器存储数据，速度快且无需刷新；DRAM需定期刷新。B正确：ROM是只读存储器，断电后数据保留。C错误：硬盘属于外存，内存特指RAM和ROM等主存。D正确：Cache用于缓冲CPU与主存间的速度差异。E正确：虚拟存储器利用外存模拟更大内存空间。34.下列总线类型中，属于系统总线的有（）【选项】A.数据总线B.地址总线C.控制总线D.USB总线E.PCI-E总线【参考答案】A,B,C【解析】A、B、C正确：系统总线包含数据总线（传输数据）、地址总线（指定存储位置）和控制总线（传递控制信号）。D错误：USB是外部设备总线，用于连接外围设备。E错误：PCI-E是扩展总线，用于连接显卡等高速设备。35.下列属于输入/输出控制方式的有（）【选项】A.程序查询方式B.中断方式C.DMA方式D.通道控制方式E.总线仲裁方式【参考答案】A,B,C,D【解析】A正确：CPU主动轮询设备状态。B正确：设备通过中断信号通知CPU。C正确：DMA控制器直接管理数据传输，无需CPU干预。D正确：通道是专用I/O处理器，可独立控制多台设备。E错误：总线仲裁是解决多设备争用总线的机制，不属I/O控制方式。三、判断题（共30题）1.在计算机中，二进制数1011.101对应的十进制数是11.625。【选项】正确/错误【参考答案】正确【解析】二进制数转换为十进制数的规则为：整数部分按权展开求和，小数部分逐位乘以2的负幂次求和。计算过程为：整数部分\(1\times2^3+0\times2^2+1\times2^1+1\times2^0=8+0+2+1=11\)；小数部分\(1\times2^{-1}+0\times2^{-2}+1\times2^{-3}=0.5+0+0.125=0.625\)，总和为11.625。2.CPU中的程序计数器（PC）用于存储当前正在执行的指令内容。【选项】正确/错误【参考答案】错误【解析】程序计数器（PC）的功能是存储下一条待执行指令的地址，而非当前指令内容。当前指令内容存储于指令寄存器（IR）中，此为易混淆点。3.指令周期包括取指周期、间址周期、执行周期和中断周期，且所有指令必须完整经历这四个阶段。【选项】正确/错误【参考答案】错误【解析】指令周期的基本阶段为取指周期和执行周期。间址周期仅在指令需要间接寻址时插入，中断周期仅在响应中断时插入，非常规必经阶段。4.采用全相联映射的Cache存储器，其主存块可以映射到Cache的任意位置。【选项】正确/错误【参考答案】正确【解析】全相联映射的特点是主存中的每一块可以装入Cache的任意一块中，灵活性最高，但地址比较电路复杂，属重点考点。5.总线的主设备是指拥有总线控制权的设备，从设备是总线控制权的请求方。【选项】正确/错误【参考答案】错误【解析】总线主设备是总线控制权的主动请求方和持有者，从设备是响应主设备操作的被动方。题干混淆了主/从设备的定义。6.在定点加减运算中，若两个正数相加结果为负数，说明发生了溢出。【选项】正确/错误【参考答案】正确【解析】两个正数相加结果应为正数。若结果为负，说明数值超出表示范围，溢出标志位会被置1，此为溢出判断的典型场景。7.中断处理过程中需要保存程序状态字（PSW），因为PSW包含了关键的状态标志和中断屏蔽信息。【选项】正确/错误【参考答案】正确【解析】PSW保存了CPU的状态（如进位标志、溢出标志）及中断控制位。中断响应时需保存PSW以保证现场恢复，属易忽略细节。8.DMA方式传输数据时，完全不需要CPU干预，因此与中断方式相比具有更低的优先级。【选项】正确/错误【参考答案】错误【解析】DMA在数据传输时需与CPU竞争总线使用权，其优先级通常高于中断请求，以确保高速数据吞吐，此为易错知识点。9.微程序控制器与硬布线控制器相比，设计周期更短且灵活性更高，但执行速度较慢。【选项】正确/错误【参考答案】正确【解析】微程序控制器通过微指令序列实现控制逻辑，易于修改但需访问控制存储器；硬布线控制器采用电路直接生成信号，速度快但设计复杂。属核心对比考点。10.补码的符号位可参与运算，且补码减法可转化为加法实现，该特性简化了运算器设计。【选项】正确/错误【参考答案】正确【解析】补码表示法中符号位与数值位统一处理，减法可通过“被减数加减数补码”实现，此特性为运算器设计的理论基础。11.在计算机中，8位二进制补码能够表示的范围是从-128到+127。【选项】A.正确B.错误【参考答案】A.正确【解析】8位二进制补码的表示范围计算依据为：最高位为符号位，剩余7位表示数值。补码表示法中，负数范围为-2^(n-1)至-1，非负数范围为0至2^(n-1)-1（n为位数），因此8位补码的最小值为-128（10000000），最大值为+127（01111111）。12.RAM和ROM的主要区别是RAM是易失性存储器，而ROM是非易失性存储器。【选项】A.正确B.错误【参考答案】A.正确【解析】RAM（随机存取存储器）断电后数据丢失，属于易失性存储器；ROM（只读存储器）断电后数据仍保留，属于非易失性存储器。这一区别是存储器分类的核心特征之一。13.CPU中的寄存器用于临时存储运算过程中的中间结果，但不参与指令的直接执行。【选项】A.正确B.错误【参考答案】B.错误【解析】寄存器不仅用于暂存数据，还直接参与指令执行。例如累加器（ACC）用于算术逻辑运算，程序计数器（PC）存储下一条指令地址，指令寄存器（IR）存放当前执行的指令。14.中断处理过程中，CPU需先保护现场（如程序计数器值），再执行中断服务程序。【选项】A.正确B.错误【参考答案】A.正确【解析】中断响应的标准流程为：①保护断点（程序计数器值压入堆栈）；②跳转至中断服务程序入口地址；③执行中断服务程序；④恢复现场并返回原程序。15.总线是用于连接计算机各功能部件的公共通信线路，地址总线的位数决定CPU可直接寻址的最大内存空间。【选项】A.正确B.错误【参考答案】A.正确【解析】地址总线的位数n对应寻址范围为2^n个存储单元。例如32位地址总线最大寻址空间为2^32=4GB，64位地址总线可寻址2^64字节，远大于当前实际内存容量。16.DMA（直接存储器访问）方式下，外设与内存的数据交换不经过CPU，而是由DMA控制器直接管理。【选项】A.正确B.错误【参考答案】A.正确【解析】DMA通过独立控制器接管总线控制权，直接在内存与外设间传输数据，避免CPU介入，适用于高速大数据量传输（如磁盘I/O），显著提升系统效率。17.若某计算机主存容量为64KB，其地址寄存器至少需要16位。【选项】A.正确B.错误【参考答案】A.正确【解析】计算方式：64KB=64×1024B=65,536B=2^16B，因此需要16位地址线