《微型计算机原理及应用》课件第7章

第7章总线7.1概述7.2系统总线7.3外部通信总线本章小结

本章学习目标

●掌握总线的分类、体系结构及操作。

●熟悉总线仲裁及传输方式。

●了解总线的主要性能参数和总线标准。

●了解常用系统总线和外部通信总线的基本原理。

总线是构成计算机系统的互连机构，是多个功能部件之间进行信息传送的公共通路。主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。微型计算机是以总线结构来连接各个功能部件的。微机系统借助于总线连接，在各系统功能部件之间实现地址、数据和控制信息的交换，并在争用资源的基础上进行工作。7.1概述随着计算机技术的迅速发展，各大公司相继推出了各种标准的、非标准的总线。总线技术之所以能够迅速发展，是由于采用总线结构后，在微机系统设计、生产、使用和维护上带来很多优越性，概括起来有以下几点：

(1)便于采用模块化结构设计方法，简化了系统设计，而且便于系统的扩充和升级。

(2)便于故障诊断和维修，同时也降低了成本。

(3)通过实现总线标准化，可以使多个厂商生产的硬件相互兼容。

(4)先进的总线技术对于解决系统瓶颈，提高整个微机系统的性能有着十分重要的影响。

在微机的发展过程中，总线结构也在不断发展变化。当前，总线结构形式已经成为微机性能的重要指标之一。总线的特性包括如下几方面。

(1)物理特性：指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等。

(2)功能特性：描述总线中每一根线的功能。

(3)电气特性：定义每一根线上信号的传递方向及有效电平范围。送入CPU的信号叫输入信号(IN)，从CPU发出的信号叫输出信号(OUT)。

(4)时间特性：定义了每根线在什么时间有效。规定了总线上各信号有效的时序关系，CPU才能正确无误地使用总线。7.1.1总线分类

在微机系统中，有多种类型的总线，这些总线可以从不同的层次和角度进行分类。

(1)按照总线在系统中的层次结构和位置划分，一个单处理器系统中的总线大致分为四类：

①内部总线：连接CPU内部控制器、运算器及各寄存器的总线。

②存储总线：连接CPU、存储控制器及内存的总线。③系统总线：也称为I/O通道总线，是CPU同计算机系统的其他高速功能部件，如外存储器、通道等互相连接的总线。也可用来连接扩充插槽上的各扩充板卡。系统总线有多种标准，如ISA、EISA、PCI、AGP等，以适用于各种系统。具体内容将在7.2节详细介绍。

④外部通信总线：也称为外部设备总线，用来连接外设控制芯片以及中低速I/O设备之间互相连接的总线。目前在微机中流行的外部通信总线接口标准有IDE、EIDE、SCSI、IEEE488、USB和IEEE1394等。前三种主要是与硬盘、光驱等IDE设备接口，后三种外部总线可以用来连接多种外部设备。具体内容将在7.3节详细介绍。

(2)按照总线的功能划分，大致分为三类。

①数据总线(DataBus)：用于传送数据信息。数据总线是双向三态形式的总线，它既可以把CPU的数据传送到存储器或I/O接口等其他部件，也可以将其他部件的数据传送到CPU。数据总线的位数(也称总线宽度)是微型计算机的一个重要指标，通常与CPU的字长相一致。例如Intel8086CPU字长为16位，其数据总线宽度也是16位。需要指出的是，数据的含义是广义的，它可以是真正的数据，也可以是指令代码或状态信息，有时甚至是一个控制信息，因此，在实际工作中，数据总线上传送的并不一定仅仅是真正意义上的数据。

②地址总线(AddressBus)：用于传送地址信息。由于地址只能从CPU传向存储器或I/O接口，所以地址总线总是单向三态的，这与数据总线不同。地址总线的位数决定了CPU可直接寻址的内存空间大小，比如8位微机的地址总线为16位，则其最大可寻址空间为216=64KB；16位微型机的地址总线为20位，其可寻址空间为220=1MB。一般来说，若地址总线为n位，则可寻址空间为2nB。③控制总线(ControlBus)：用于传送控制信号和时序信号。控制信号中，有的是CPU送往存储器和I/O接口电路的，如读/写信号、片选信号、中断响应信号等；也有的是其他部件反馈给CPU的，比如中断申请信号、复位信号、总线请求信号、设备就绪信号等。因此，控制总线的传送方向由具体控制信号而定，一般是双向的。控制总线的位数要根据系统的实际控制需要而定。实际上，控制总线的具体情况主要取决于CPU。

有些系统中，数据总线和地址总线是复用的，即总线在某些时刻传送的信号表示数据，而另一些时刻传送的信号表示地址；而有的系统是分开的。51系列单片机的地址总线和数据总线是复用的，而一般微型计算机中这两种总线则是分开的。

(3)按照总线传输数据的方式划分，可以分为两类。

①串行总线：在串行总线中，二进制数据逐位通过一根数据线发送到目的部件。常见的串行总线有SPI、I2C、USB及RS232等。

②并行总线：在并行总线中，数据线有多根，可同时将多个数据位发送到目的部件。

(4)按照总线时钟信号是否独立划分，可以分为两类。

①同步总线：同步总线的时钟信号独立于数据，如SPI、I2C就是同步串行总线。

②异步总线：异步总线的时钟信号是从数据中提取出来的，如RS232就是异步串行总线。7.1.2总线体系结构

1．单总线结构

在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和I/O设备，叫做单总线结构，如图7.1所示。

单总线结构具有以下特点：

(1)在单总线系统中，CPU送至总线上的地址不仅送至内存，同时也送至总线上的所有外围设备，但只有与总线上的地址相对应的设备，才能执行数据传送操作。CPU和某些外围设备可以指定地址。

图7.1单总线结构

(2)在单总线结构中，要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。否则，由于一条总线由多种功能部件共用，可能导致很大的时间延迟。

另外，外围设备可以指定主存单元地址，主存予以响应，在主存和外设间进行直接存储器传送操作，即DMA操作。DMA操作不必经过CPU，从而使CPU有更多时间用于其他操作。

单总线结构容易扩展成多CPU系统：这只要在系统总线上挂接多个CPU即可。

2．双总线结构

双总线结构是在单总线结构基础上增加了内存总线而形成的，如图7.2所示。

双总线结构保持了单总线结构简单、易于扩充的优点，但又在CPU和主存之间专门设置了一组高速的存储总线，使CPU可通过专用总线与存储器交换信息，减轻了系统总线的负担。同时主存仍可通过系统总线与外设之间实现DMA操作，而不必经过CPU。

图7.2双总线结构

3．多总线结构

目前计算机系统中更多地采用了多总线结构，它在CPU、主存、I/O设备之间布置了多条总线，如图7.3所示。

多总线结构主要包括如下几种总线。

①

CPU总线：主要连接CPU和Cache。

②系统总线：主要连接主存。

③高速总线：主要连接高速LAN(支持100Mb/s局域网)、视频接口、图形接口、SCSI接口(支持本地磁盘驱动器和其他外设)、Firewire接口(支持大容量I/O设备)等。

高速总线通过扩充总线接口与扩充总线相连，扩充总线上可以连接串行方式工作的I/O设备。

图7.3多总线结构通过“桥”，CPU总线、系统总线和高速总线彼此相连。桥实质上是一种具有缓冲、转换、控制功能的逻辑电路。

多总线结构使高速、中速、低速设备连接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。

4．总线内部结构

目前流行的总线内部结构如图7.4所示。其中CPU和它私有的Cache一起作为一个模块与总线相连。系统中允许有多个这样的处理器模块。而总线控制器完成几个总线请求者之间的协调与仲裁。

整个总线分成如下四部分。

①数据传送总线：由地址线、数据线、控制线组成。其结构一般是32条地址线，32条或64条数据线。为了减少布线，64位数据的低32位数据线常常和地址线采用多路复用方式。

②仲裁总线：包括总线请求线和总线授权线。

图7.4总线内部结构

③中断和同步总线：用于处理带优先级的中断操作，包括中断请求线和中断认可线。

④公用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。7.1.3总线操作

微机系统各部件通过总线操作过程完成信息的交换。启动操作过程的部件称为主模块或主方；操作过程中与主模块交换信息的其他部件称为从模块或从方。某一时刻总线上只能有一个主模块占用总线。

8086微处理器与片外存储器或I/O接口进行数据传输时，经BIU执行8086规定的总线操作。8086/8088的总线操作主要有如下五种：

①总线读操作，包括存储器读、I/O读操作；

②总线写操作，包括存储器写、I/O写操作；③中断响应操作；

④总线请求及响应操作；

⑤

CPU正在进行内部操作，并不进行实际对外操作的空闲状态(idle)。描述总线操作的微处理器时序有三级：

(1)时钟周期：也称为T状态或T周期，是CPU的基本时间计量单位，它是CPU输入时钟频率(主频)的倒数。8086CPU的主频是5MHz，则一个时钟周期就是200ns。

(2)总线周期：也称为总线操作周期，一个总线周期是指CPU对存储器或I/O端口完成一次读/写操作所需的时间。

如8086CPU的基本总线周期由4个时钟周期T1、T2、T3、T4组成，习惯上将总线周期中的时钟周期称做“T状态”，即T1、T2、T3、T4四个状态；80486微处理器的基本总线周期由T1和T2两个时钟周期组成。当外设速度较慢时，可插入一个或多个等待周期Tw。只有在CPU与存储器或I/O端口之间传递数据以及取指令时，CPU才执行总线周期。如果在一个总线周期之后，CPU进行内部操作，没有对外操作，则不会立即执行下一个总线周期，系统总线就处于空闲状态，此时执行空闲周期Ti。

CPU响应可屏蔽中断时生成中断响应总线周期。

(3)指令周期：是指CPU读取一条指令并执行该指令所需要的时间。一个指令周期包含一个或多个总线周期。一般情况下，一个总线周期内总线的操作步骤分为以下四个阶段。

(1)总线申请和仲裁阶段：当有多个模块申请总线控制权时，必须由仲裁机构仲裁，确定将总线的控制权分配给哪个模块。仲裁机构通常是总线裁决器或总线控制器。

(2)寻址阶段：主模块得到总线控制权后，经总线发出本次要访问的存储器或I/O端口的地址和有关命令，寻址从模块，经从模块确认后才能开始进行数据传送。

(3)传送数据阶段：主模块与从模块之间进行数据的传送。同时对传送的数据进行错误检查。传送数据阶段采用总线定时协议来保证数据传输的双方操作同步，传输正确。总线定时协议有三种类型：

①同步总线定时：总线上的所有模块共用同一时钟脉冲进行操作过程的控制。各模块所有动作的产生均在时钟周期的开始，多数动作在一个时钟周期中完成。

②异步总线定时：操作的发生由源或目的模块的特定信号来确定。总线上一个事件的发生取决于前一事件的发生，双方相互提供联络信号。主机的外设接口与外设之间常采用异步时序。③半同步总线定时：总线上各操作的时间间隔可以不同，但必须是时钟周期的整数倍。信号的出现、采样与结束仍以公共时钟为基准。ISA总线采用此定时方法。

数据传输类型分单周方式和突发(Burst)方式。

①单周期方式：一个总线周期只传送一个数据。

②突发方式：取得主线控制权后进行多个数据的传输。寻址时给出目的地首地址，访问第一个数据，后续数据的地址在首地址基础上按一定规则自动寻址，如自动加1。

(4)结束阶段：主模块将有关信息从总线上撤除，主模块交出对总线的控制权。

另外，当代的总线标准大都能支持以下四种模式的操作。

1．读/写操作

读操作是由从方到主方的数据传送；写操作是由主方到从方的数据传送。一般主方先以一个总线周期发出命令和从方地址，经过一定的延时再开始数据传送总线周期。为了提高总线利用率，减少延时损失，主方完成寻址总线周期后可让出总线控制权，以使其他主方完成更紧迫的操作。然后再重新竞争总线，完成数据传送总线周期。

2．块传送操作

只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入。对于CPU(主方)、存储器(从方)而言的块传送，常称为猝发式传送，其块长一般固定为数据线宽度(存储器字长)的4倍。例如一个64位数据线的总线，一次猝发式传送可达256位。

3．写后读、读修改写操作

只给出地址一次，或进行先写后读操作，或进行先读后写操作。前者用于校验目的，后者用于多道程序系统中对共享存储资源的保护。这两种操作和猝发式操作一样，主方掌管总线，直到整个操作完成。

4．广播、广集操作

一般而言，数据传送只在一个主方和一个从方之间进行。但有的总线允许一个主方对多个从方进行写操作，这种操作称为广播。与广播相反的操作称为广集，它将选定的多个从方数据在总线上完成AND或OR操作，用以检测多个中断源。7.1.4总线传输方式

8086/8088有两种工作模式：

(1)最小模式：所有总线控制信号均由CPU产生，适用于单个处理器系统。

(2)最大模式：由外部的总线控制器8288根据CPU输出的状态信号产生相应的总线控制信号，适用于多处理器系统。微机采用的是最大模式。

当8086CPU的 引脚接

+5V电压时，系统处于最小模式；当8086CPU的 引脚接地(0V电压)时，系统处于最大模式。

1．最大模式下的工作方式

最大模式是相对最小模式而言的。在最大模式下，系统中大部分的总线控制信号都不是直接由8086CPU产生，而是由系统中另外接入的总线控制逻辑产生的。

最大模式用在中等或大型规模的8086/8088的系统中。在最大模式系统中，总是包含有两个或多个微处理器，其中必有一个主处理器8086或8088，而其他的处理器称为协处理器，协助主处理器承担某方面的工作。与8086匹配的协处理器有两个：一个是专用于数值运算的处理器8087，它能实现多种类型的数值操作，比如高精度的整数和浮点运算；还可进行超越函数，如三角函数、对数函数的计算。由于8087是用硬件方法来完成这些运算的，相比通常用软件方法来实现，会大幅度地提高系统的数值运算速度。另一个是专用于输入/输出处理的协处理器8089，它有一套专用于输入/输出操作的指令系统，直接为输入/输出设备使用，使8086不再承担这类工作，它将明显提高主处理器的效率，尤其是在输入/输出频繁出现的系统中。

8086最大模式的典型系统结构如图7.5所示。

图7.58086最大模式典型系统结构与最小模式下的典型系统相比，系统中增加了一个控制信号转换电路——总线控制器Intel8288(即上文所说的总线控制逻辑)。8288根据 、 和 状态的组合产生相应的存储器或I/O读写命令和总线控制信号，这些控制信号用于控制双向数据收发器8286和地址锁存器8282，使总线控制功能更加完善。如果再加上总线仲裁器8289，就可支持多总线结构，构成一个多处理器系统。因此，在最大模式下可分为两种工作方式：

①协处理器模式：8086+8288(总线控制器)+8087/8089。此时的系统总线由一个8086独占，8288工作于“I/O总线工作方式”。

②多处理器模式：8086(+8087/8089)+8288(总线控制器)+8289(总线裁决器)。此时的系统总线由多个8086共享，控制对共享资源进行访问的8288工作于“系统总线工作方式”。

2．最大模式下8086重新定义的24～31引脚

在最大模式下，许多总线控制信号是通过总线控制器8288产生的，而不是由8086直接产生的。这样，8086在最小模式下提供的总线控制信号的引脚就可以重新定义，改作支持多处理器系统之用。8086重新定义的控制信号如图7.6所示(见括号中的定义)。

图7.68086重新定义的控制信号

8086重新定义的24～31共8个引脚的名称及功能如下：

(1)

QS1、QS0

(InstructionQueueStatus)：指令队列状态信号输出引脚。这两个信号的组合给出了前一个T状态中指令队列的状态，以便于外部对8086/8088CPU内部指令队列的动作跟踪，引脚功能如表7.1所示。

表7.1QS1、QS0引脚功能

(2)

、、：总线周期状态信号输出引脚。这些信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型。总线控制器8288利用这些信号来产生对存储单元、I/O端口的控制信号。具体功能见表7.2。

表7.2

、、引脚功能

(3)：总线封锁信号输出引脚，低电平有效。当该引脚输出低电平时，系统中其他总线部件就不能占用系统总线。

信号是由指令前缀LOCK产生的。

在LOCK前缀后面的一条指令执行完毕之后，便撤消 信号。此外，在8088/8086的两个中断响应脉冲之间， 信号也自动变为有效的低电平，以防止其他总线部件在中断响应过程中占有总线而使一个完整的中断响应过程被中断。

3．总线控制器8288引脚及功能

8288是20引脚的双列直插式封装芯片(DIP，DualIn-linePackage)，所有信号为TTL电平兼容，其引脚如图7.7所示。

8288除电源VCC和地线GND之外，余下的18个引脚，按功能可分为四大类，分别为处理器状态输入信号、控制输入信号、总线命令输出信号和控制输出信号。各引脚具体名称及功能如表7.3所示。

图7.78288引脚图

表7.38288引脚功能续表

4．总线控制器8288的工作时序

8288的工作时序如图7.8所示。

图7.88288的工作时序7.1.5总线仲裁

1．总线仲裁概述

总线上可以连接多个主模块，它们均可占用总线传送数据。当出现多个主模块申请占用总线时，要进行仲裁，将总线控制权交给一个主模块。为了解决多个设备同时竞争总线控制权的冲突，必须具有总线仲裁部件，以某种方式选择其中一个设备作为总线的下一次主方。

对多个设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类。集中式仲裁中每个功能模块有两条线连到中央仲裁器：一条是送往仲裁器的总线请求信号线BR，另一条是仲裁器送出的总线授权信号线BG。常用的集中式仲裁有链式查询方式、计数器定时查询方式和独立请求方式三种。

分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消其仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础的。

2．总线裁决器8289引脚及功能

总线裁决器8289是为构成中、大规模8086/8088系统而设计的。在最大模式下，系统中有多个微处理器，包括主处理器8086/8088、数值运算协处理器8087、输入/输出协处理器8089。这些处理器需要分时占用总线，共享总线上的资源。为防止总线竞争产生的冲突，

就必须使用总线裁决器8289来确定每一时刻总线控制权的归属，以保证能依据各处理器的优先级有条不紊地安排对系统总线的使用。8289进行总线仲裁时可有多种仲裁方法(集中式、菊花链等)。

8289是20引脚的双列直插式封装芯片，所有信号为TTL电平兼容，其引脚图如图7.9所示。

图7.98289引脚图

8289除电源VCC和地线GND之外，余下的18个引脚按功能可分为四大类，分别为处理器状态输入信号、控制与组合选择输入信号、多总线接口信号、系统信号。各引脚具体名称及功能如表7.4所示。

表7.48289引脚功能

续表

3．总线裁决器8289的工作方式

8289根据RESB和输入电平不同可组成四种工作方式，它们与各工作方式之间的对应关系如表7.5所示。表7.58289工作方式

(1)

IOB方式：在这种方式中，处理器通常采用8089的远地工作方式。当处理器要与外设通信或对外设进行控制时，要使用I/O总线；而当处理器要寻址系统共享存储器时，它必须使用多主控器系统总线。IOB方式如图7.10所示。

(2)单总线方式：所有的处理器只有一个与系统总线的接口，即处理器只能通过一条系统总线去使用系统总线上的资源。

(3)

RESB方式：又叫保留总线方式。该方式使CPU具有最大的灵活性。CPU既可以寻址它自己(保留)总线上的所有资源，又可以使用系统总线上的所有资源，如内存及外设。为了实现这种方式，需要两片8288和一片8289，如图7.11所示。

图7.10IOB方式

图7.11RESB方式

(4)

IOB与RESB混合方式：这种方式是IOB方式与保留总线方式的混合。在混合方式中，保留总线变成了IOB总线。

4．总线裁决器8289优先级控制

构成系统的处理器都要通过主控器总线来共享总线上的资源。在某一时刻，只允许一个处理器使用主控系统总线。利用8289可以实现优先级控制。8289主要有两种优先级控制。

1)并行优先级控制

并行优先级控制如图7.12所示，将各裁决器的BREQ接到优先级编码器上。优先级编码器的3个输出信号的编码代表优先级最高的BREQ输入。优先级编码信号经3－8译码器输出，使提出请求的优先级最高的8289获得主控系统总线。当优先级低的8289正在使用总线而具有更高优先级的8289又提出请求时，后者并不能立即获得总线，待当前正在工作的8289现行总线传送完成才获得总线。8289获得总线会将BUSY置为低电平。图7.12中四片8289同时请求时，第一片将获得使用权。

图7.12并行优先级控制

2)串行优先级控制

串行优先级控制如图7.13所示。由1号8289到3号8289的优先级依次降低。在这种方式下，信号是逐级串行通过的，每通过一级都要造成信号延迟。因此，芯片制造厂家推荐在BCLK为10MHz时，8289不超过3个。图7.13所示为当1号8289工作时，2号和3号8289都被拒绝请求。若1号8289无总线使用请求，则自动将总线允许权传递给2号或3号8289。

图7.13串行优先级控制7.1.6总线的主要性能参数和总线标准

1．总线的主要性能参数

总线的主要性能参数有总线带宽、总线位宽和总线工作频率。

总线带宽(总线数据传输速率)：单位时间内总线上传送的数据量，是衡量总线性能的重要指标，单位是兆字节每秒(MB/s)。

总线位宽：总线能同时传送的二进制数据的位数或数据总线的位数。如S100总线位宽为8位，ISA总线位宽为16位，EISA总线位宽为32位，PCI-2总线位宽为64位。总线的位宽越宽，数据传输率越大，总线的带宽越宽。总线位宽通常不会超过微处理器外部数据总线的宽度。总线工作频率：即总线的工作时钟频率，它以MHz为单位。总线工作频率越高，总线工作速度越快，总线带宽越宽。

上述三个性能参数关系密切。总线带宽、总线位宽和总线工作频率之间的关系为

总线带宽

=

2．总线的标准化

通过总线，计算机各部件间可进行各种数据和命令的传送。但不同厂家生产的各功能部件或外围设备在内部构造和工作方式上并不是完全相同的。为使不同厂家生产的同类功能部件能够互换使用，给用户更多的选择，就必须使连接到总线上的各部件遵守相同的技术规范，这就是总线的标准化。

采用标准化的总线除了易于使不同部件之间实现互连，还可以简化系统设计，便于各个部件采用模块化结构，提高系统可靠性以及扩充和更新的能力。

总线的标准制定要经周密考虑，要有严格的规定。总线标准(技术规范)包括以下几部分。

①机械结构规范：模块尺寸、总线插头、总线接插件以及按装尺寸等。

②功能规范：总线每条信号线(引脚的名称)、功能以及工作过程。

③电气规范：总线每条信号线的有效电平、动态转换时间、负载能力等。

目前，微型计算机系统已经出现了很多标准化的总线技术规范，称为总线标准。如ISA总线、EISA总线、PCI总线、USB总线、IEEE1394总线等。其具体内容将在7.2和7.3节介绍。

系统总线是与I/O扩充插槽相连的。I/O插槽中可插入各式各样的扩充板卡，作为各种外设的适配器与外设连接。系统总线必须有统一的标准，以便按照这些标准设计各类适配卡。7.2系统总线7.2.1ISA总线

1．ISA总线概述

ISA(IndustryStandardArchitecture)总线又称AT总线，

它是IBM公司为PC/AT微机制定的扩展系统总线标准。

1981年IBM公司生产出的以Intel8088为CPU的面向个人或办公室的个人电脑(PC，PersonalComputer)时，同时推出了其用于PC/XT机功能扩充的8位总线，该总线称为PC/XT总线。

1984年，IBM公司推出以Intel80286为CPU的PC/AT微机，这种新型微机的总线在PC/XT总线的基础上增加了一个含36个信号线的扩充插槽，将原来的8位数据总线位宽扩展为16位；将中断的数目从8个扩充到15个，并提供了中断共享功能，而DMA通道也由4个扩充到8个；同时地址总线位宽也由20位扩展为24位。扩展后的总线仍保持原8位总线的完整性，形成了8位基本插槽加上扩充插槽的16位AT总线标准，后被国际标准化组织ISO确定为ISA总线标准。

ISA总线的工作频率为8MHz，位宽为16位，最大数据传输率为16MB/s，有98条信号线，工作电压为±5V和±12V，兼容8位的PC/XT总线。

由于ISA总线的开放性以及PC系列机的广泛使用，全世界的PC机制造商纷纷采用该总线标准。ISA总线在80286至80386时代应用非常广泛，以至于在一些奔腾机主板中还保留有ISA总线插槽。现在除了一些特殊工业领域以外，ISA总线已经不再使用了，而且现在的主板都不带ISA接口。甚至一些系统生产商称它为“旧式总线(LegacyBus)”。但以ISA总线为基础的其他总线依然被应用。

PC/104是一种派生自ISA的扩展接口，目前仍被用于工业和嵌入式系统，这种接口利用与ISA相同的信号传输线连接不同的连接器。LPC总线在现在的一些主板上取代ISA总线，连接一些老式的I/O设备。尽管物理层上与传统的ISA有区别，但是一般软件都会把LPC总线看成是ISA总线。

2．ISA总线插槽

ISA总线插槽如图7.14所示。

ISA总线插槽由基本插槽和扩充插槽两部分组成。基本插槽有62条信号线，这62条信号线分成两列，分别称为A列和B列。其信号分布及名称与PC/XT总线的插槽基本相同，仅有很小的差异。扩充插槽是PC/AT机的添加部分，由36条信号线组成，这36条信号线分成两列，分别称为C列和D列。

从图7.14可以看出，ISA总线的信号与PC机(PC/XT、PC/AT)所使用的外围芯片以及CPU类型有着十分密切的关系。如8位基本插槽的地址与数据线本身就是8088的地址与数据线宽度；16位ISA插槽的24位地址和16位数据与80286一致。8位基本插槽的IRQ与DRQ是1片8259和1片8237的信号；16位ISA插槽的IRQ与DRQ则是2片8259和2片8237级联。可以说，ISA总线是IntelCPU及外围芯片信号的延伸。

图7.14ISA总线插槽

3．ISA总线信号线定义

ISA总线有98条信号线，按功能可分为三大类，分别为总线基本信号、总线访问信号和总线控制信号。

1)总线基本信号

总线基本信号指的是用于总线工作的最基本的信号，通常有复位、时钟、电源、地线等。主要信号说明如下：

RESET：

CLK：复位。

总线基本时钟，CLK

=

8MHz。

GND：地线。

2)总线访问信号

总线访问信号指的是用于访问数据的地址、数据线以及相应的应答信号。主要信号说明如下：

A列Addr19～Addr0：存储器及I/O空间20位地址，带锁存。

C列Addr23～Addr17：存储器及I/O空间7位地址，不带锁存。

B列 、 ：8位ISA存储器读写控制。

C列 、 ：16位ISA存储器读写控制。

、 ：I/O读写控制。

Data15～Data0：数据总线。访问8位ISA卡时，高8位自动传送到Data7～Data0。

ALE：总线地址锁存，外部锁存器的选通。

SBHE：高字节允许，打开SD15～SD8数据通路。

、 ：ISA卡发出此信号确认可以进行16位传送。

：ISA卡奇偶校验位。

3)总线控制信号

总线控制信号用于采用中断或DMA请求方式进行ISA总线控制的处理过程。中断方式时由ISA卡发出中断请求而取得总线的控制权；DMA请求方式时则在DMA控制器响应请求后，由DMA控制器代为管理总线的控制，或者与MASTER信号配合取得ISA总线的真正控制权。主要信号说明如下：

AEN：地址允许，表明CPU让出总线，DMA开始。

I/OCHRDY：ISA卡准备好，可控制插入等待周期。

IRQ15、IRQ14、IRQ12～IRQ9、IRQ7～IRQ3：中断请求。

DRQ7～DRQ5、DRQ3～DRQ0：ISA卡DMA请求。

～ 、 ～ ：DMA请求响应。

MASTER：ISA主模块确立信号。ISA卡发出此信号，与主机内DMAC配合，使ISA卡成为主模块，全部控制总线。7.2.2EISA总线和VESA总线

EISA(ExtendedIndustyStandardArchitecture)总线是1988年由Compaq、AST、Zenith、Tandy等9家公司为配合32位CPU而联合设计的总线标准。它在ISA总线的基础上使用双层插座，在原来ISA总线的98条信号线上又增加了98条信号线，也就是在两条ISA信号线之间添加一条EISA信号线。

EISA总线是一个32位总线结构，总线带宽为33.3MB/s。EISA总线完全兼容ISA总线信号，但现在已被淘汰。

为了适应微处理器性能的提高及I/O模块更高吞吐率的要求，出现了VESA(VideoElectronicsStandardAssociation)总线。

VESA总线是1992年由60家硬件制造厂商联合推出的一种局部总线，简称为VL或VL-Bus(VESALocalBus)总线。它的推出为微机系统总线体系结构的革新奠定了基础。该总线系统考虑到CPU与主存和Cache的直接相连，通常把这部分总线称为CPU总线或主总线。其他设备通过VL总线与CPU总线相连，所以VL总线被称为局部总线。VESA总线定义了32位数据线，且可通过扩展槽扩展到64位；使用33MHz时钟频率，最大传输率达

132MB/s；可与CPU同步工作，是一种高速、高效的局部总线，可支持80386SX、80386DX、80486SX、80486DX及奔腾微处理器。

VL总线插槽是在ISA插槽基础上扩充了新的插槽，尺寸比ISA总线插槽更长，扩充部分插槽通常为棕色，以便于和一般黑色ISA插槽相区分。因此VL总线插槽可以当作ISA插槽使用，但两者无法同时被两张不同扩充卡使用。

VL总线属于过渡性的总线标准，设计VL总线的主要目的是扩展ISA有限的带宽。但是VL总线有多种不利于其发展的弊端，如VL总线较严重地依赖80486的内存总线设计，而不适应更高档的奔腾处理器；VL总线作为80486内存总线的分支，受到电力供给限制，主板上VL插槽数量只能安排两个；VL扩充卡之间会有相互干扰的问题，降低了工作可靠性。

随着PCI总线的诞生，许多80486的主板除了VL插槽以外，还安排了PCI插槽，甚至取消了VL插槽。至1996年，英特尔的奔腾处理器取代了80486的市场，VL总线也就被淘汰了。7.2.3PCI总线

1．PCI总线概述

在ISA总线之后，先后出现了EISA和VESA总线。EISA是ISA的扩充，VESA是一种解决CPU与显卡之间快速数据传输问题的总线，但它们都没有从根本上解决总线对系统高速数据传输的支持问题。

1991年下半年，Intel公司首先提出了PCI的概念，并联合100多家公司成立了PCI组织，其英文全称为PeripheralComponentInterconnectSpecialInterestGroup(外设部件互连专业组)，简称PCISIG。该组织陆续发布了多个PCI总线规范。

PCI(PeripheralComponentInterconnect)是外设部件互连标准的缩写。PCI总线是一种高性能局部总线规范，是为了满足外设间以及外设与主机间高速数据传输而提出来的。在数字图形、图像和语音处理，以及高速实时数据采集与处理等对数据传输率要求较高的应用中，采用PCI总线来进行数据传输，可以解决原有的标准总线数据传输率低带来的瓶颈问题。

PCI总线已成为局部总线的主流标准。从结构上看，所谓局部总线，是在ISA总线和CPU总线之间增加的一级总线或管理层。在以Windows为代表的图形用户接口GUI(GraphicsUserInterface)程序进入微机后，要求有高速的图形描绘能力和I/O处理能力。这不仅要求图形适配卡要改善其性能，而且也对总线的速度提出了挑战。

实际上，当时外设的速度已有了很大的提高，如硬盘与控制器之间的数据传输速率已达10MB/s以上，图形控制器和显示器之间的数据传输速率也达到了69MB/s。

通常认为I/O总线的速度应为外设速度的3～5倍，所以原有的ISA总线标准已远远不能适应要求，成为整个系统的主要瓶颈。以PCI为代表的局部总线的出现是微机体系结构的重大发展。它打破了数据I/O的瓶颈，使高性能CPU的功能得以充分发挥。这样，可将一些高速外设(如图形卡、硬盘控制器等)从ISA总线上卸下，通过局部总线直接挂接到CPU总线上，使之与高速的CPU总线相匹配。

局部总线可分为专用局部总线和PCI总线。

专用局部总线是一些大公司(如HP、Dell、NEC等)为本公司微机系统开发的专用总线，用于图形处理、网络传输等。它们是非标准的，不能通用，也不被广大兼容机采用。586以上档次的微机普遍采用PCI总线。

PCI总线规范允许在微机内安装多达10个遵从PCI规范的扩展卡，并能在高时钟频率下保持高性能，它为显卡、声卡、网卡、MODEM等设备提供了连接接口。它有许多优点，比如即插即用(PlugandPlay)、中断共享等。PCI总线系统要求有一个PCI控制卡，它必须安装在一个PCI插槽内。根据实现方式，PCI控制器可以与CPU一次交换32位或64位数据，它允许智能PCI辅助适配器利用一种总线主控技术与CPU并行地执行任务。PCI允许多路复用技术，即允许一个以上的电子信号同时存在于总线之上。因此，PCI总线渐渐地取代了ISA总线，成为目前个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽，PCI插槽也是主板带有最多数量的插槽类型。在目前流行的台式机主板上，ATX结构的主板一般带有5～6个PCI插槽，而小一点的MATX主板也都带有2～3个PCI插槽，由此可见其应用的广泛性。

常用的32位PCI总线只有132MB/s的带宽，对声卡、网卡、视频卡等绝大多数输

入/输出设备显得绰绰有余，但对性能要求日益提高的显卡则无法满足其需求。目前PCI接口的显卡已经不多见了，只有较旧的微机上才有，显卡厂商推出的产品多数采用了后来出现的AGP接口或PCIExpress(PCI-E)接口。

2．PCI总线的主要性能和特点

概括起来，PCI总线有如下主要性能和特点。

1)数据传输率高

最早提出的PCI总线工作频率为33MHz，总线位宽为32位，总线带宽达到了132MB/s(即33MHz

×

32bit/8)，基本上满足了当时处理器的发展需要。随着对更高性能的要求，1993年又提出了位宽为64位的PCI总线，其最高传输率可达264MB/s。后来又把PCI总线的频率提升到66MHz，使其最高传输率达528MB/s。32位PCI总线有120条信号线，64位PCI总线有188条信号线。目前PC机中广泛采用的是32位、33MHz的PCI总线；64位的PCI总线更多地应用于服务器产品。

2)可进行猝发(Burst)式传输

通常的数据传输是先输出地址后进行数据操作，即使所要传输数据的地址是连续的，每次也要有输出和建立地址的阶段。而PCI总线在全部读写传送中支持猝发数据传输周期，该周期在一个地址期后可跟若干个数据期。这意味着从某一个地址开始后，可以连续对数据进行操作，而每次的操作数地址是自动加1的。显然，这减少了地址操作，加快了传输速度。

3)支持多主控器

在同一条PCI总线上可以有多个总线主控器(主设备)，各主控器通过PCI总线专门设置的总线占用请求信号和总线占用允许信号竞争总线的控制权。PCI设备可以完全作为主控设备控制总线，也可以是从设备，或兼而有之。

4)并行总线操作

总线操作与处理器—存储器子系统操作并行，可支持10台外设。

5)减少存取延迟

PCI总线能够大幅度减少外设取得总线控制权所需的时间，以保证数据传输的快速、畅通。

6)支持即插即用

所谓即插即用(PlugandPlay)，是指在新的接口卡插入PCI总线插槽时，系统能自动识别并装入相应的设备驱动程序，因而立即可以使用。为实现即插即用功能，在PCI接口卡内有256字节的设备信息寄存器组(配置空间)为系统提供接口卡的信息，对设备进行全自动配置、资源分配。即插即用功能使用户在安装接口卡时不必再拔开关或设跳线，也不会因设置有错而使接口卡或系统无法工作。

7)独立于处理器

传统的系统总线实际上是中央处理器信号的延伸或再驱动。一般说来，在中央处理所连接的总线上增加更多的设备或部件会降低系统的性能和可靠性。而PCI总线规范以一种独特的中间缓冲器方式独立于微处理器，并将中央处理器子系统与外设分开。有了这种缓冲器的设计方式，用户可随意增添外设而不必担心会导致系统性能下降。

8)含有中央仲裁器

PCI总线采用同步时序协议和集中式仲裁策略，并具有自动配置能力。

9)保证了数据完整性

PCI总线提供了数据和地址的奇偶校验功能，保证了数据的完整性和准确性。

10)适用于多种机型

PCI总线与CPU及时钟频率无关，通用性好。通过转换5V(32位PCI总线)和3.3V(64位PCI总线)工作环境，PCI总线可用于各种规格的计算机系统，如台式机、便携式计算机及服务器等。PCI总线以反射波作为通信基础。当入射信号从无终端方向反射回来之后，反射波经过结构性干扰与入射波合成一体，完成电压与电流的驱动任务，因此PCI总线又称“非终端式传输总线”。

11)低成本、高可靠性

PCI总线插槽短而精致。PCI芯片均为超大规模集成电路，体积小而可靠性高。PCI总线采用地址/数据引脚复用技术，减少了引脚需求，这使得PCI板卡的小型化成为可能，从而降低成本，提高可靠性。

3．PCI总线体系结构

PCI总线能够支持微处理器快速访问系统存储器，并支持适配器之间的相互访问。PCI总线不仅可以应用到从低档至高档的台式机系统上，而且也可应用在便携式机及至服务器中。在一个PCI总线系统中，可做到高速外部设备和低速外部设备共享，PCI总线与ISA/EISA总线并存。典型的单PCI总线体系结构和多PCI总线体系结构分别如图7.15(a)和(b)所示，其中包括PCI、扩展系统、CPU及存储器之间的连接关系。

图7.15典型的PCI体系结构在PCI总线体系结构中，“桥”起着重要的作用，它连接两条总线，使彼此间相互通信。桥又是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。

桥本身的结构可以十分简单，如只有信号缓冲能力和信号电平转换逻辑，也可以相当复杂，如有规程转换、数据快存、装拆数据等。

典型的PCI系统包括两个桥接器：Host/PCI桥和PCI/ISA桥。

Host/PCI桥也称为北桥(NorthBridge)，连接CPU和基本PCI总线，其中包括存储器管理部件和AGP接口部件，使得PCI总线上的部件可以与CPU并行工作。

PCI/ISA桥也称为南桥(SouthBridge)，即标准总线桥路，连接基本PCI总线到ISA或EISA总线，其中包括中断控制器、IDE控制器、USB主控制器和DMA控制器，它可将PCI总线转换为标准总线，如ISA、EISA等，以便在标准总线上挂接低速设备，如打印机、MODEM、传真机、扫描仪等。

北桥和南桥构成芯片组。基本PCI总线上，可以连接一个或多个PCI桥，一个芯片组可以支持一个以上北桥。PCI系统由桥接器将处理器、存储器、PCI和扩展系统联系在一起。

4．PCI总线周期类型

PCI总线周期由当前被授权的主设备发起。PCI支持任何主设备和从设备之间点到点的对等访问，也支持某些主设备的广播读写。PCI总线周期类型包括如下几种：

①存储器读/写总线周期；

②存储器写和使无效周期；

③特殊周期；

④配置读/写周期。

5．PCI总线周期操作特点

PCI总线周期的操作过程有如下特点：

(1)采用同步时序协议。总线时钟周期以上升沿开始，半个周期高电平，半个周期低电平。总线上所有事件，即信号电平转换出现在时钟信号的下降沿时刻，而对信号的采样出现在时钟信号的上升沿时刻。

(2)总线周期由被授权的主方启动，以帧 信号变为有效来指示一个总线周期的开始。

(3)一个总线周期由一个地址期和一个或多个数据期组成。在地址期内除给出目标地址外，还在C/ 线上给出总线命令以指明总线周期类型。

(6)

PCI总线的基本传输机制是猝发式传送，利用桥可以实现总线间的猝发式传送。写操作时，桥把上层总线的写周期先缓存起来，以后的时间再在下层总线上生成写周期，即延迟写。读操作时，桥可早于上层总线，直接在下层总线上进行预读。无论延迟写和预读，桥的作用可使所有的存取都按CPU的需要出现在总线上。

(7)主方启动一个总线周期时要求目标方确认。即在

变为有效和目标地址送上AD线后，目标方在延迟一个时钟周期后必须以 信号有效予以响应。否则，主设备中止总线周期。

(8)主方结束一个总线周期时不要求目标方确认。目标方采样到 信号已变为无效时，即知道下一数据传送是最后一个数据期。目标方传输速度跟不上主方速度，可用

无效通知主方加入等待状态时钟周期。当目标方出现故障不能进行传输时，以 信号有效通知主方中止总线周期。

(9)在PCI设备中不存在DMA(直接存储器传送)的概念，这是因为PCI总线支持无限的猝发式传送。这样，传统总线上用DMA方式工作的设备移植到PCI总线上时，采用主设备工作方式即可。

6．PCI总线仲裁

PCI总线采用集中式仲裁方式，每个PCI主设备都有独立的(总线请求)和(总线授权)两条信号线与中央仲裁器相连。由中央仲裁器根据一定的算法对各主设备的申请进行仲裁，决定把总线控制权授予谁。但PCI标准并没有规定仲裁算法。

7．PCI总线信号线定义

PCI信号分为必备和可选两大类。如果是主设备，则必备信号为49条；如果是从设备，则必备信号是47条。可选的信号为51条，主要用于64位扩展、中断请求和高速缓存支持等。利用这些信号线，可以处理数据、地址信息，实现接口控制、仲裁及系统功能。

这里说的主设备是指取得了总线控制权的设备。被主设备选中进行数据交换的设备称为从设备。在以下说明中，为叙述方便，对信号类型用下列符号表示。

IN：单向标准输入信号；

OUT：单向标准输出信号；

t/s：双向三态输入/输出信号；

s/t/s：持续低电平有效的三态信号；

o/d：漏极开路，允许多个设备以“线或”的形式共享该信号。

PCI总线信号如图7.16所示。下面按照信号的类型分别对它们加以介绍。

图7.16PCI总线信号

1)系统信号

(1)

CLK(clock)(IN)：PCI系统时钟输入信号。

PCI总线上的所有操作都是与PCI时钟信号同步的，系统在CLK的上升沿采样PCI上设备的所有输入信号。时钟信号的频率范围是0～33MHz或33.33～66.66MHz。而66MHz时钟仅支持3.3V的信号环境。时钟仅在节省电源状态下才会停止。

(2)

(reset)(IN)：复位信号。当复位信号有效时，将所有PCI专用的寄存器、定时器和信号复位到指定状态。一般情况下，全部输出信号处于高阻状态。

2)地址/数据和命令信号

表7.6PCI命令

表7.7字节使能信号在数据通道和当前寻址的双字空间的映射关系

3)接口控制信号

PCI总线接口控制信号是总线操作过程中主设备和从设备的联络信号。

各个接口控制信号功能如表7.8所示。

表7.8PCI接口控制信号续表

4)错误报告信号

5)总线仲裁信号

在两个以上的总线主设备请求使用总线时，就需要对请求总线的设备进行仲裁。每一个PCI主设备都有一对仲裁线直接接到PCI总线仲裁器上，即总线请求信号 (request)(t/s)和总线允许信号 (grant)(t/s)。

6)中断请求信号

7)高速缓存支持信号

(1)

(snoopbackoff)(t/s)：双向、三态探测返回信号。当该信号有效时，关闭预测命令中的一个缓冲行。

(2)

(snoopdone)(t/s)：双向、三态探测完成信号。当该信号有效时，表示探测完成，命中一个缓冲行。

8)

JTAG(边界扫描信号)

边界扫描电路用于测试PCI上的设备的内部电路，对PCI设备进行功能测试。

要想设计一个PCI设备，可以按照IEEE1149-1标准，选择实现边界扫描的接口信号，允许PCI设备的在线测试。边界扫描信号说明如表7.9所示。

表7.9边界扫描信号

9)

64位总线扩展信号

PCI规范定义了基于32位结构的64位扩展功能，扩展系统支持在一个64位主设备和一个64位从设备之间8字节的数据传送。64位扩展的信号说明如表7.10所示。

表7.1064位扩展的信号说明

8．PCI总线输入/输出的控制方式

1)突发传送

突发传送是PCI总线操作的一个主要特点，几乎所有PCI支持的数据交换都可以由突发传送来实现。突发传送是一种包含一个地址段，后面跟着两个或两个以上数据项的数据传送方式。

对于总线拥有者来说，总线主设备只需进行一次仲裁。在突发周期内，主设备在地址段发出起始地址和操作类型，总线上所有的设备都锁定地址和操作类型，并将其译码，以确定谁是从设备。从设备将起始地址锁存在地址计数器(假设它支持突发模式)中，并且随着一个个数据项的传送递增地址。在主设备和从设备都没有插入等待状态的情况下，数据项(双字或四字)在每个PCI时钟周期的上升沿传送。66MHz的PCI总线采用32或64位数据传送时，可以达到264MB/s或528MB/s的传送速率。

2)启动方、从设备和代理

每个PCI突发传送都有两个参与者：启动方和从设备。

启动方或总线主设备是启动传送的设备。在PCI规范中，总线主设备和启动方两个术语意义相同。

从设备是指启动方为实现数据传送目的而正在寻址的设备。

通常，PCI启动方和从设备称为与PCI兼容的代理(agent)。

3)

PCI总线时钟

PCI总线上的所有活动都是和PCI时钟CLK同步的。

对于33MHz的总线，CLK信号的频率为0～33MHz。所有PCI设备必须支持16～33MHz的操作，并推荐支持直到0MHz的操作。在节电状态下，可以停止时钟运行。

4)地址段

PCI操作都是以第一个PCI时钟周期内的地址段开始的。在地址段，主设备通过驱动地址总线来鉴别从设备，通过驱动PCI命令/字节使能总线来确定操作类型(也称为命令类型)。在地址段，主设备使 信号有效，表示总线的起始地址和命令类型有效。每个PCI从设备必须在时钟的下一个上升沿锁存地址和命令，以便顺序译码。

5)声明一次操作

当PCI从设备确定自己是操作的从设备以后，通过有效的

(设备选择)声明本次操作有效。如果主设备在一个预定的时间段内没有采样到有效的 ，那么就使操作失败。

6)数据项传输

数据项传输是主设备和从设备之间传输数据的阶段。通常从一次操作的第二个PCI时钟周期开始。数据项传输的数据字节数由命令/字节使能信号决定，这些信号在数据项中是由主设备驱动的。

每个数据项传输至少持续一个PCI时钟周期，主设备和从设备都必须表明它们准备好进行数据项传输，否则数据项便通过插入一个持续的PCICLK等待周期进行扩展。PCI总线定义了准备好信号线，主设备使用 ，而从设备使用

。

7)操作过程

8)传送结束和总线空闲

7.2.4显示卡插槽标准

显卡插槽标准即显卡接口标准，是指显卡与主板连接所采用的接口标准。显卡的接口决定着显卡与系统之间数据传输的最大带宽，也就是瞬间所能传输的最大数据量。不同的接口能为显卡带来不同的性能。但只有在主板上有相应接口的情况下，相应显卡才能使用。

目前各种3D游戏和软件对显卡的要求越来越高，主板和显卡之间需要交换的数据量也越来越大，过去的插槽早已不能满足这样大量的数据交换，因此通常主板上都带有专门插显卡的插槽。假如显卡插槽的传输速度不能满足显卡的需求，显卡的性能就会受到极大的限制，再好的显卡也无法发挥。显卡发展至今主要出现过ISA、PCI、AGP、PCIExpress等几种接口，它们所能提供的数据带宽依次增加，以解决显卡与系统数据传输的瓶颈问题。

目前微机中的显卡接口标准常见的有AGP2X/4X/8X、PCIExpress接口，以及最新的PCIExpressX16接口。其中2004年推出的PCIExpress接口已经成为主流，而ISA和PCI接口的显卡已经基本被淘汰。对于显卡插槽，另外有一种情况需要说明：有些主板受芯片组的限制，本身无法带有专门的显卡接口，比如AGP或者PCIExpress接口。但是主板厂商通过特殊方式，在主板上加做了相应的显卡插槽，可以连接相应接口的显卡，不过这种插槽实际远远无法达到应有的速度，只是比没有略好一些，典型的例子就是AGI、AGU插槽。一些使用集成显卡芯片组的主板才会有这种情况；而没有集成显卡的主板几乎不会有这种情况，只有极个别例外。对于集成了显卡的主板，其显卡插槽是否名副其实，主要看芯片组的支持与否。

1．AGP插槽标准

AGP(AcceleratedGraphicsPort)是图形加速端口的缩写，是显示卡的专用扩展插槽，它是在PCI图形接口的基础上发展而来的。AGP规范是英特尔公司为解决电脑处理3D图形(主要是显示)能力差的问题而设计的。严格来说，AGP并不是一种总线，而是一种接口方式。3D游戏越来越复杂，使用了大量的3D特效和纹理，使原来传输速率为132MB/s的PCI总线越来越不堪重负，因此Intel推出了拥有高带宽的AGP接口。这是一种与PCI总线迥然不同的图形接口，它完全独立于PCI总线之外，直接把显卡与主板控制芯片连在一起，使得3D图形数据不必经过PCI总线，从而很好地解决了低带宽PCI接口造成的系统瓶颈问题。可以说，AGP代替PCI成为新的图形端口是技术发展的必然。

AGP标准也经过了几年的发展，从最初的AGP1.0、AGP2.0，发展到现在的AGP3.0，如果按倍速来区分的话，主要经历了AGP1X、AGP2X、AGP4X、AGPPRO，最高版本就是AGP3.0，即AGP8X。AGP8X的传输速率可达到2.1GB/s，是AGP4X传输速度的两倍。AGP插槽通常都是棕色，与PCI、ISA插槽尺寸、结构和信号线数量均不同。不能将PCI、ISA扩展卡插入AGP插槽。

AGP标准分为AGP1.0(AGP1X和AGP2X)、AGP2.0(AGP4X)、AGPPro和AGP3.0(AGP8X)。不同AGP接口的传输模式不同，下面分别介绍。

1)

AGP1.0(AGP1X和AGP2X)

1996年7月AGP1.0图形标准问世，这种图形接口规范是在66MHzPCI2.1规范基础上经过扩充和加强而形成的，其工作频率为66MHz，工作电压为3.3V，分为AGP1X和AGP2X两种模式。

AGP1X模式数据传输带宽理论上可达到266MB/s。AGP2X工作频率同样为66MHz，但是它使用了正负沿(一个时钟周期的上升沿和下降沿)触发的工作方式，在这种触发方式中在一个时钟周期的上升沿和下降沿各传送一次数据，从而使得一个工作周期先后被触发两次，因此这种触发信号的工作频率为133MHz，使传输带宽达到了加倍的目的，这样AGP2X的传输带宽就达到了266MB/s×2(每个工作周期触发次数)≈533MB/s。

AGP1.0标准在一段时间内基本满足了显示设备与系统交换数据的需要。这种规范中的传输带宽很小，现在已经被淘汰，只有在几年前的旧主板上还见得到。

2)

AGP2.0(AGP4X)

显示芯片的飞速发展，显示卡单位时间内所能处理的数据呈几何级数增长，使得AGP1.0图形标准越来越难以满足技术的进步，由此AGP2.0便应运而生。1998年5月，AGP2.0规范正式发布，其工作频率依然是66MHz，但工作电压降低到了1.5V，并且增加了AGP4X模式。AGP4X模式采用了类似AGP2X的信号触发方式，区别是在每个时钟周期的上升沿和下降沿分别引起两次触发，从而达到了在一个时钟周期中触发4次的目的，这样在理论上它就可以达到266MB/s

×

4(每个工作周期触发次数)≈1066MB/s的带宽，数据传输能力大大增强。

3)

AGPPro

AGPPro接口与AGP2.0同时推出，这是一种为了满足显示设备功耗日益加大的现实而设计的图形接口标准。应用该技术的图形接口主要的特点是其插槽尺寸比AGP4X略长一些，其加长部分可容纳更多的电源引脚，使得这种接口可以驱动功耗更大(25～110W)或者处理能力更强大的AGP显卡。这种标准其实是专为高端图形工作站而设计的。AGPPro完全兼容AGP4X规范，使得AGP4X的显卡也可以插在这种插槽中正常使用。AGPPro在原有AGP插槽的两侧进行延伸，提供额外的电能。它是用来增强，而不是取代现有AGP插槽功能的。根据所能提供能量的不同，可以把AGPPro细分为AGPPro110和AGPPro50。在某些高档台式机主板上也能见到AGPPro插槽。

4)

AGP3.0(AGP8X)

2000年8月，Intel推出AGP3.0规范，其工作电压降到0.8V。为了防止用户将非0.8V显卡使用在AGP0.8V插槽上，Intel专门为AGP3.0插槽和主板增加了电子ID，可以支持1.5V和0.8V信号电压，并增加了AGP8X模式。在AGP8X规范中，两个信号触发点变成了每个时钟周期的上升沿触发2次，单信号触发次数为4次，这样它在一个时钟周期所能传输的数据就从AGP4X的4倍变成了8倍，理论传输带宽可达到266MB/s

×

8(每个工作周期触发次数)≈2133MB/s。它的数据传输能力相对于AGP4X成倍增长，能较好地满足当前显示设备的带宽需求。需要说明的是，由于AGP3.0显卡的额定电压为0.8～1.5V，因此不能把AGP8X的显卡插接到AGP1.0规格的插槽中。这就是说AGP8X规格与旧的AGP1X/2X模式不兼容。而对于AGP4X系统，AGP8X显卡虽可在其上工作，但仅会以AGP4X模式工作，无法发挥AGP8X的优势。

目前常用的AGP接口为AGP4X、AGPPRO、AGP通用及AGP8X接口。随着显卡速度的提高，AGP插槽已经不能满足显卡传输数据的速度，目前在一些对图形处理能力要求较高的计算机中AGP显卡已经逐渐淘汰，取代它的是PCIExpress插槽。

2．PCIExpress插槽标准

PCIExpress(PCI-E)插槽标准是最新的总线和接口标准，它原来的名称为“3GIO”，是由Intel提出的。很明显Intel的意思是它代表着下一代I/O接口标准。交由PCISIG认证发布后才改名为“PCIExpress”。这个新标准将全面取代现行的PCI和AGP，最终实现总线标准的统一。它的主要优势就是数据传输速率高，目前最高可达到10GB/s以