2025年考研计算机《组成原理》真题解析

2025年考研计算机《组成原理》真题解析考试时间：______分钟总分：______分姓名：______一、单项选择题（每题2分，共20分。下列每小题给出的四个选项中，只有一项是符合题目要求的。请将正确选项前的字母填在答题卡相应位置。）1.计算机中采用二进制的原因主要是因为（）。A.硬件实现简单、稳定可靠B.符合人类习惯C.可以节省存储空间D.运算速度更快2.在计算机中，信息最常用的存储单位字节（Byte）是（）。A.8位B.16位C.32位D.64位3.假定机器字长为8位，采用补码表示法，则十进制数-3对应的机器码是（）。A.11000110B.11000101C.00111001D.001110114.某数用8位二进制补码表示为10010110，则该数的十进制值是（）。A.+158B.-158C.+98D.-985.在定点整数运算中，采用补码加法，若和的符号位产生进位，则结果的符号为（）。A.正B.负C.零D.不确定6.采用二-十进制编码（BCD码）的主要目的是（）。A.方便进行算术运算B.节省存储空间C.提高运算速度D.符合人机交互习惯7.计算机内部用于寄存中间结果或数据的部件是（）。A.运算器B.存储器C.控制器D.寄存器8.存储器按访问方式可分为（）。A.随机存取存储器和顺序存取存储器B.只读存储器和随机存取存储器C.主存储器和辅助存储器D.内存储器和外存储器9.Cache的作用是（）。A.用少量高速存储器弥补主存速度慢的缺点B.用大量高速存储器弥补主存容量小的缺点C.用少量慢速存储器弥补主存速度快的缺点D.用大量慢速存储器弥补主存容量大的缺点10.主存与Cache之间地址映射的方式主要有（）。A.直接映射、全相联映射、组相联映射B.按地址映射、按内容映射、按块映射C.随机映射、顺序映射、混合映射D.顺序映射、直接映射、组相联映射二、填空题（每空2分，共20分。请将答案填写在答题卡相应位置。）11.计算机系统中，信息表示和运算的基础是__________。12.在计算机内部，信息通常是以__________形式进行存储和处理的。13.补码表示法的优点之一是可以将减法运算转换为__________运算。14.假定某计算机主存容量为4GB，其中1GB=2^30字节，则该主存的字节数是__________。15.Cache中存放的是主存中__________信息的副本。16.CPU主要由运算器、控制器和__________组成。17.指令周期通常由__________、取操作数和执行操作数三个阶段组成。18.在指令流水线中，为了解决结构冒险，常采用__________技术。19.总线按传输信息类型可分为数据总线、__________和地址总线。20.I/O接口是CPU与I/O设备之间进行__________的桥梁。三、简答题（每题5分，共20分。请将答案填写在答题卡相应位置。）21.简述原码、反码和补码三种数值表示法中，哪一种表示法具有唯一的零，以及它在进行加减运算时各自的优缺点。22.什么是存储器的层次结构？构建存储器层次结构的主要依据是什么？23.简述Cache的基本工作原理。Cache系统中，什么情况下会发生Cache未命中（Miss）？24.CPU控制器是如何产生指令地址的？简述中断响应过程的主要步骤。四、计算题（每题10分，共20分。请将答案填写在答题卡相应位置。）25.某计算机Cache采用直接映射方式，其容量为16KB，每块大小为128字节。主存容量为1MB，采用4位组内全相联映射方式。若访问主存地址为HFFC6A8（假设主存地址用16位十六进制表示），请计算该地址对应的Cache块号、组号（若采用组相联映射）以及主存块号，并说明此次访问是Cache命中还是未命中（假设Cache初始为空，未命中时需说明是何种未命中）。请给出计算过程。26.某计算机指令流水线分为四个阶段：IF（取指令）、ID（指令译码）、EX（执行）、WB（写回结果），每个阶段耗时均为1个时钟周期。假设流水线运行过程中无任何中断和气泡。若执行5条独立的指令，请计算执行完这5条指令所需的总时钟周期数，并简述流水线执行过程。五、综合题（每题15分，共30分。请将答案填写在答题卡相应位置。）27.简述指令流水线的基本概念和主要性能指标（如吞吐率、周转时间）。分析流水线执行过程中可能出现的三种基本冒险（结构冒险、数据冒险、控制冒险），并分别提出一种常见的解决方案。28.总线是计算机各部件之间传送信息的公共通路。简述总线仲裁的基本概念和目的。在总线争用中，常见的仲裁策略有哪些？请简述其中一种策略的工作过程。---试卷答案一、单项选择题1.A2.A3.A4.D5.B6.A7.D8.A9.A10.A二、填空题11.二进制12.二进制13.加法14.4,294,967,29615.最频繁访问16.寄存器17.指令获取（或取指）18.指令暂停（或插入气泡）19.控制总线20.信息传输三、简答题21.补码具有唯一的零。原码存在正零和负零，运算时符号位参与运算，规则复杂。反码也存在正零和负零，运算时符号位也参与运算，规则复杂。补码运算时符号位不参与运算，可实现加减法统一，规则简单。22.存储器层次结构是将不同速度、不同容量、不同成本的存储器组合起来，构成一个统一的存储系统。构建依据主要是速度匹配（满足各部件对速度的要求）和成本效益（用较高成本的高速存储器存放频繁使用的数据，用较低成本的慢速存储器存放不常用的数据）。23.Cache基本工作原理：当CPU访问内存时，系统首先检查Cache中是否有所需数据（块）。若有（Cache命中），则直接从Cache中读取数据，速度很快；若没有（Cache未命中），则需要从主存中读取所需数据块，并将其调入Cache，然后才提供给CPU。Cache未命中通常分为compulsorymiss（compulsorymiss，首次访问或所需块不在Cache中）、capacitymiss（容量未命中，Cache已满但所需块未命中）和冲突未命中（冲突未命中，所需块的位置已被占用且未命中）。24.CPU控制器通过程序计数器（PC）产生下一条指令的地址。中断响应过程主要步骤：①中断请求产生；②中断判优（如果有多个中断请求）；③响应中断（保存当前指令执行状态，如PC和PSW，并向中断源发出响应信号）；④保护现场（将当前程序的相关信息保存到堆栈）；⑤转向中断服务程序（根据中断向量找到中断服务程序的入口地址，并修改PC指向该地址）；⑥中断服务（执行中断服务程序）；⑦恢复现场（恢复之前保存的信息）；⑧中断返回（执行中断返回指令，返回到被中断的程序继续执行）。四、计算题25.计算过程：1.主存地址分析：HFFC6A8。地址总线条数=log2(1MB)=log2(2^20)=20位。块大小=128B=2^7B。主存块号=HFFC6A8>>7=HFFC6。2.Cache地址分析：Cache容量=16KB=2^14B。Cache块大小=128B=2^7B。Cache地址总线条数（块内）=log2(128B)=log2(2^7)=7位。Cache总块数=Cache容量/块大小=2^14B/2^7B=2^7=128块。Cache块号=HFFC6A8>>14=HFC6。3.映射方式计算：*直接映射：主存块号=Cache块号。即主存块号HFFC6映射到Cache块号HFC6。因为Cache初始为空，所以该次访问是未命中（CompulsoryMiss）。*组相联映射：主存地址=组号（组内全相联）+组内块号。主存块号HFFC6=组号+组内块号。由于是4位组内全相联，组号占4位，组内块号占7位。组号=HFFC6&0xF0=HFC0。组内块号=HFFC6&0x0F=H6。所以主存块号HFFC6映射到Cache组号HFC0，组内块号H6。因为Cache初始为空，所以该次访问是未命中（CompulsoryMiss）。结果：直接映射Cache块号为HFC6，组相联映射组号为HFC0，组内块号为H6。此次访问在两种映射方式下均为未命中。26.计算：1.无流水线执行5条指令需5*4=20个时钟周期。2.开启流水线，第一条指令执行时间为4个周期。后续每条指令进入流水线后，每1个周期即可完成。所以，第2条指令在第4周期末完成，第3条指令在第5周期末完成，第4条指令在第6周期末完成，第5条指令在第7周期末完成。3.总共需要7个时钟周期即可完成5条指令。流水线执行过程简述：指令0进入IF阶段；指令1进入IF阶段。指令0进入ID阶段，指令1进入EX阶段。指令0进入EX阶段，指令2进入IF阶段。指令0进入WB阶段，指令1进入WB阶段，指令2进入ID阶段。指令3进入IF阶段。指令1完成。指令2进入EX阶段，指令3进入EX阶段。指令0完成。指令4进入IF阶段。指令2进入WB阶段，指令3进入WB阶段，指令4进入ID阶段。指令2完成。指令4进入EX阶段。指令3完成。指令4进入WB阶段。指令4完成。指令流水线在时钟周期7末完成了所有5条指令。五、综合题27.指令流水线基本概念：指令流水线是一种将指令执行过程分解为多个相互独立的阶段，并让多条指令在时间上重叠执行的技术，以提高指令吞吐率。主要性能指标：*吞吐率（Throughput）：单位时间内流水线输出的指令数量，单位通常是条/秒。*周转时间（CycleTime/TurnaroundTime）：从开始取指令到指令完成所需的时间，单位通常是时钟周期数。基本冒险及解决方案：*结构冒险（StructuralHazard）：由于硬件资源冲突导致指令无法按顺序执行。解决方案：增加硬件资源（如多路数据通路）或引入指令暂停（Bubbles/Stalls），让发生冲突的指令等待资源。*数据冒险（DataHazard）：后续指令需要用到前面指令尚未计算完成的结果，导致无法按顺序执行。解决方案：采用数据前递（DataForwarding/Bypassing）技术，将结果直接传递给后续指令；或采用指令暂停（Bubbles/Stalls），等待结果准备好。*控制冒险（ControlHazard）：由于分支或跳转指令，导致后续指令的地址不确定，无法提前取指令。解决方案：采用分支预测（BranchPrediction）技术（如静态预测、动态预测）来猜测下一条指令地址，提前取指令；或采用延迟分支（DelayedBranch）技术，先执行后续指令。28.总线仲裁基本概念与目的：当多个设备同时请求使用总线时，需要一个总线控制器（BusController）或仲裁器来决定哪个设备能优先使用总线。目的是解决总线资源的争用，确保总线上只有一个设备能在任意时刻进行数据传输，避免总线冲突和数据损坏。常见仲裁策略：*集中式仲裁：仲裁器集中控制，所有设备通过仲裁线连接到仲裁器。仲裁器根据预设规则（如优先级）或设备请求来决定总线使用权。工作过程简述：所有设备同时发出总线请求信号到仲裁器。仲裁器根据优先级逻辑判断哪个请求优先级最