《数字电子技术基础》技能实训制作指导书

项目制作裁判表决器电路的制作

一.项目制作目的

1.了解并掌握裁判表决器电路的设计、制作方法

2.掌握用仿真软件进行实际电路的设计、调试方法

二.项目要求

1.设计电路应能完全满足项目题目的要求。

2.绘出裁判表决器电路的逻辑图

3.完成裁判表决器电路的仿真调试

3.完成裁判表决器电路的模拟接线安装

三.项目步骤

1.根据项FI题H要求给出真值表

设A代表主裁判、B、C、D分别代表副裁判。真值表如图1-81所不。

XLC1

图1-81裁判表决器电路的真值表

2.由真值表到逻辑表达式、到电路的逻辑图

逻辑表达式为y=/CD+A3+AC+A。或丫=与丽•丽•尼•丽

由仿真软件生成的逻辑图如图1-82所示。

图1-82裁判表决器电路的逻辑图

需要说明的是，由于是软件自动生成的逻辑图，所以元件逻辑门的选取不尽合理，但该

逻辑图的逻辑功能完全满足要求。具体选择什么型号的合适元件，由设计者根据工作需要来

进行选取。

3.选择合适的集成电路芯片连接并调试

4.发现调试中的问题并解决

5.最后确定合适的裁判表决器设计电路

如图1-83所示e

图：-83裁判表决器的仿真电路

6.进行裁判表决器电路的模拟接线安装，打开控制工具栏中的调用面包板按钮，如图

1-84所示。

图1-84面包板的调用

模拟接线后的效果，如图厂85所示。

图1-85裁判表决器电路接线示意图

四.注意事项

1.模拟接线完全按照在实际接线时的操作要求，在面包板上进行接线。

2.表决结果的显示可以用灯泡，也可以选用发光二极管。

3.图所示电路，仿真的是举重运动员成绩有效时的情形。

五.项目考核

项目：裁判表决器电路的制作

班级姓名组号

扣分记录得分

项目配分考核要求评分细则

1.不会使用逻缉转换仪扣

能使用逻辑转换仪

正确使用10分

15将'丈际问题转化为

逻辑转换2.未能正确将实际问题转

分真值表、逻辑表达

仪化为真值表、逻辑表达式

式的形式

扣10分

能使用逻辑转换仪1.不能使用逻辑转换仪产

能正确产20

产生逻辑图，并能生逻辑图扣10分

生逻辑图分

进行修整2.逻辑图不合理，未能修

整，每处扣5分

3.逻辑图不正确,扣20

分

1.连接方法不正确，每处

扣5分

2.不能正确进行仿真，扣

能根据逻

5分

辑图建立能正确进行仿真，

303.结果不准确，每次扣5

裁判表决能满足本题目的要

分分

器的仿真求

4.出现问题，不能调试，

电路

每次扣5分

5.仿真电路不能实现题

目要求，扣20分

能正确进1.不会使用仿真面包板接

15能正确在面包板上

行仿真接线扣10分

分进行仿真接线

线2.接线错误，每处扣5分

(1)安全用电，无人

为损坏仪器、元件

和设备；

(2)保持环境整洁,1.违反操作规程.每次扣

安全文明10秩序井然，操作习5分

操作分惯良好：2.工作场地不整洁.扣5

(3)小组成员协作分

和谐，态度正确；

(4)不迟到、早退、

旷课

总分

项目制作8路抢答器电路的设计与调试

一.项目制作目的

1.了解并掌握8路抢答器电路的设计与调试方法

2.掌握用仿真软件进行实际电路的设计、调试方法

二.项目要求

1.设计电路应能完全满足项目题目的要求。

2.绘出8路抢答器电路的设计框图

3.完成8路抢答器电路的设计图并进行仿真调试

3.完成8路抢答器电路的模拟接线安装

三.项目步骤

1.8路抢答器功能

8路抢答器电路利用集成锁存译码器的锁存功能，可以实现优先抢答以及数字显不功

能，具体要求如下：

（1）可供8位选手进行抢答，各用一个抢答按钮，按钮编号从1—8,按钮编号与抢答

选手编号对应。

（2）抢答器具有数据锁存功能，并将锁存的数据用LED数码显示管显示出抢答成功者

的编号。

（3）主持人具有手助控制功能，可以将抢答器手动清零复位，为下一次抢答做准备。

2.抢答器的组成

抢答器一般由开关组电路、触发锁存电路、编码器电路、七段显示译码器、数码显示器

等几部分组成，有些根据工作需要，还可以增加抢答时的音响效果电路、倒计时的限时电路

等，本项目只需要完成基本的抢答电路设计即可。

（1）开关组电路由多路开关组成，要求开关为常开型按钮，即按下按钮，电路闭合；

松开按钮，电路断开。

（2）触发锁存电路的作用是当某一开关按钮先按下时，触发锁存电路被触发，在输出

端产生相应的开关电平信息，同时为防止其他开关随后触发而产生混乱，最先产生的输出电

平又反过来将本触发电路锁定，其他开关按钮再按下，信息无效。若有多个开关同时按下时,

则在它们之间存在着随机竞争问题，结果可能是它们中的任何一个产生有效输出，先按下的

按钮信息被锁存并输出。有关触发锁存电路的内容，后续章节会有详细介绍，本项目的设计

为保证电路抢答效果，先用到此部分内容。

（3）编码器电路的作用是将来自某一开关按钮闭合的信息转化为相应的8421BCD码，

供七段显示译码器作为编码输入用。

（3）具有锁存功能的七段显示译码器的作用是可以将来自编码器电路的8421BCD码锁

存，只接受一个编码并自动锁存该编码，同时并转换为LED数码显示管需要的电平信号，为

LED数码显示管的正常工作提供足够的工作电流。有些拴答器电路会用到此集成电路的锁存

功能，但本设计没有用，本设计仅将其当作七段显示译码器来使用。

（4）数码显示器将来自七段显示译码器传过来的逻辑信号显示为阿拉伯数字，通常使

用发光二极管（LED）数码显示管或液晶（LCD）数码显示管，本设计使用的是LED数色显示

管。

3.8路抢答器的工作原理

（1）开关组电路

8路抢答开关电路如图2-42所示，可以看出其结构非常简单，电路中的电阻R为上拉

限流电阻。当任一开关按下时，相应的输出为低电平，否则为高电平。本电路均采用CMOS

集成电路组成，故上拉电阻可取1M。。

（2）触发锁存电路

8路触发锁存电路如图2-43所示。图中7411c373为八D锁存器，当所有开关均未按下

时，锁存器输出全为高电平，经8输入与非门和非门后的反馈信号仍为高电平，该信号作为

锁存器使能端的控制信号，使锁存器处于等待接收触发输入状态。当任一开关按下时，输出

信号中必有1路为低电平，则反馈信号变为低电平，锁存器刚接收到的开关信息被锁存，这

时其他开关信息的输入将被封锁而不能输入电路。可见，馈存电路是实现抢答器功能的关键。

电路中,所选的八D锁存器为74HC373,8输入与非门为74HC30。

图2-43触发锁存电路

(3)编码器

如图2-44所示，74HC147为10线一4线优先编码器，当任意输人为低电平时，输出为

相应输入8421BCD码的反码，该编码器多余的输入端应接高电平。

U3

1iA

2B

3c

4D

5

6i

7

8

9

74HC147N_6V

图2-44编码器

(4)译码驱动及显示单元

编码器实现了对开关信号的编码，并以8421BCD码的形式输出。为了将输出的BCD码显

示出来，需要用译码显示电路。选择常用的七段译码显示驱动器CD4511作为显示译码电路。

数码显示器件中的液晶显示器价格较高，驱动较复杂，并且仅能工作于有外界光线的场

合，所以使用较少。大多情况下使用的是LED数码管，平时使用较多的LED数码管有单字和

双字、多字之分，尺寸也有大有小，一股小的数码管每个数字笔画为一个发光二极管，而尺

寸较大的数码管一个笔画可能是多个发光二极管串接而成的，这样的数码管一般无法直接用

译码驱动器直接驱动（其输出高电平•般为3V左右），这里选择单字LED数码管作为显示单

元。如图2-45所示，LED数码管所接电阻为限流电阻。

图2-45译码驱动及显示单元

（5）解锁电路

当锁存电路被触发锁存后，若要进行卜.一轮的重新抢答，则需将锁存器解锁，可招其使

能端强迫置1或置0（根据芯片的不同而定），使锁存器史于待接收状态即可，现选择74HC32

或门构成解锁电路。将解锁开关信号与锁存器反馈信号相“或”后再加到锁存器的使能输入

端，当解锁开关信号为1时，锁存器使能端输入为1,使锁存器重新处于信号待接收状态。

如图2-46所示。

图2-46解锁电路

4.电路仿真调试

在完成甩路的初步设计后，再对电路进行仿真调试，目的是为了现察和测量电路的性能

指标，并调整部分元器件参数，从而满足项FI题H的要求。

带显示、锁存功能的8路抢答器电路如图2-47所示。

图2-47带显示、锁存功能的8路抢答器电路

5.讲行8路抢答器电路的模拟接线安装

模拟接线后的效果，如图2-48所示。

图2-488路抢答器电路的模拟接线

四.注意事项

1.模拟接线完全按照在实际接线时的操作要求，在面包板上进行接线。面包板若接线

面积不足，可采取下列方.法调整面包板大小。点击如图2-49所示按钮，调整如图2-50所示

中的面包板参数，即可改变面包板的大小。

DreadboatdSettings

MmberofSlats0|二|

RDW$inaSatCancel

lopStrip歹

BottomStrip，

LrftStrip，

PightStripp

图2-49面包板调整按钮图2-50面包板调整对话框

2.抢答器电路不同人会有不同的设计思想，只要能满足题FI要求的功能，性能又稳定

可靠为好，本设计采用全数字器件，没有使用模拟电子元件，避免了电路调试的麻烦。

3.图2-47所示为开关6先按下的抢答显示状态。

4.想一想：如何给该抢答器电路增加声响环节呢？

五.项目考核

项目：8路抢答器电路的设L与调试

班级姓名组号

扣分记录得分

项目配分考核要求评分细则

1.不会使用仿真软件扣

正确连接20能使用仿真软件，1()分

电路分并能正确连接电路2.未能正确连接电路，每

处扣5分

使用仿真1.设计思路不准确，每错

软件进行一个环节，扣10分

8路抢答50能正确进行仿真设2.不能正确进行仿真，扣

器电路的分计与调试10分

设计与调3.发现故障，不能解决，

试每次扣10分

1.连接方法不正确，每处

扣5分

8路抢答能正确进行8路抢

202.不会使用面包板，扣

器电路的答器电路的仿真接

分10分

仿真接线线

3.不会判断所用芯片管

脚，每处扣5分

(1)安全用电，无人1.违反操作规程.每次扣

安全文明10为损坏仪器、元件5分

操作分和设备；2.工作场地不整洁.扣5

(2)保持环境整洁,分

秩序井然，操作习

惯良好；

(3)小组成员协作

和谐，态度正确；

(4)不迟到、早退、

旷课

总分

项目制作密码电子锁的设计与调试

一、项目制作目的

1.了解并掌握密码电子锁电路的设计、制作方法

2.掌握用仿真软件进行密码电子锁实际电路的设计、调试方法

二、项目要求

1.设计电路应能完全满足项目题目的要求。

2.绘出密码电子锁电路的逻辑图

3.完成密码电子锁电路的仿真调试

3.完成密码电子锁电路的模拟接线安装

三、项目步骤

1.密码电子锁的仿真电路如图3-52所示。

图3-52密码电子锁的仿真电路

2.按键设置

共有10个按键，从工到Jm其中，Ju1为清零兔位按键，用于锁的复位（即将门锁住）,

也可用于•当作门铃按键，按下此键，门铃响（此时门锁处在锁闭状态）。

，〜而为密码解锁按键，其中有5个伪键（无用键），4个有效密码键。

3.工作过程

（1）闭锁状态

由4个L）触发器连接构成4个锁存器，具CLK端连在一起，正常状态时，CLK端为低电

平，4个I）触发器置0,必输出端为低电平，LED灯不亮。（即锁不开，此处用灯的亮灭代表

锁的闭合、打开，灯亮表示锁打开；灯灭表示锁闭合）

（2）解锁状态

第一个触发器的D端接Vcc,处在高电平，4个触发器的CLK端分别接按键不、入、

工、九，形成3689编码，即开锁密码为3689。由于后一个触发器D输入端的状态与前一个

触发器Q端输出状态相同，所以，当J：,按下时，风的CLK电平由高变低，松手后，电平由

低变高，给以一个上升沿，九被触发翻转，输出端。为1,依次按下人、人、入,最后使得

心的输出端Q为高电平1,则LED灯亮（表示锁被打开）;若卜、卜、A、工按键按下的顺序

不对，则LED灯不亮（锁未打开）。其他按键为假按键，与所编密码无关，怎么按都不影响

密码锁的打开。

该密码锁电路还可以做成带有电子门铃功能的电路，只需要将显示指示Xi换下，接上

音响电路，按下兀即为门铃电路，此按键不影响密码锁的正常功能。

4.模拟接线

密码锁电路的仿真模拟接线，如图3-53所示。

图3-53密码锁电路接线示意图

四、注意事项

1.密码电子锁电路的设计方法有很多种，设计思路也各有优劣，本例只是为使用到本

部分内容器件而专门针对触发器来设计的。

2.完善的密码电子锁电路应具备自行设定密码的功能，显然本例并不具备，要做到功

能完善，需要用到多种数字电路知识模块的综合，所以本项目的内容仅适用于开发设计电路

的一种练习。

3.在本电路上可以增加倒计时开锁功能，即在一定的时间必须将锁打开，否则警报系

统响；还可以增加警报音响电路；还可以设定开锁次数，即误开锁一定次数，报警电路报警,

以防外人乱猜乱按按键。这些功能因需要用到更多目前尚未涉及的数字电路知识，故在此不

在详述。

4.现在实际电路设L的发展方向是硬件设计与软件开发的综合，纯硬件的电路设计已

经不能满足实际工作的需要，逐渐淘汰，这一点需要特别说明！但数字电路的设计思想，对

于今后实际电路的开发设计是有很大帮助的。

五、想一想：结合本例电路，如果想改变开锁密码，电路该如何调整？

六、项目考核

项目密码电子锁的设计与调试

班级姓名组号

扣分记录得分

项目配分考核要求评分细则

1.不会使用仿真软件扣

正确连接20能使用仿真软件，10分

电路分并能正确连接电路2.未能正确连接电路扣5

分

1.连接方法不正确，每处

^115分

2.不能正确进行仿真，扣

5分

密码电子能正确进行密码电

503.出现故障不能解决，每

锁的设计子锁的设计与调试

分次扣5分

与调试仿真

4.不能解释闭锁原理，扣

10分

5.不能解释解锁原理，扣

20分

1.连接方法不正确，每处

密码电子

20能正确进行密码电扣5分

锁的模拟

分子锁的模拟接线2.元件布置不合理，每处

接线

扣5分

(1)安全用电，无人

为损坏仪器、元件

和设备；

(2)保持环境整洁，1.违反操作规程.每次扣

安全文明10秩序井然，操作习5分

操作分惯良好；2.工作场地不整洁.扣5

(3)小组成员协作分

和谐，态度正确；

(4)不迟到、早退、

旷课

总分

项目制作多功能数字钟的设计与调试

一、项目制作目的

1.了解并掌握多功能数字钟的设计、制作方法

2.掌握用仿真软件对多功能数字钟电路的仿真调试方法

二、项目要求

1.设计电路应能完全满足项目题目的要求。

2.绘出多功能数字钟电路的逻辑图

3.完成多功能数字钟电路的仿真调试

3.完成多功能数字钟电路的模拟接线安装

三、项目步骤

（-）电路设计分析

1.方案论证

数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间不可

能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。同时标准的1Hz时间信

号必须做到准确稳定，通常使用石英晶体振荡器电路构成。一个用来计“时”、“分”、“秒”

的数字钟，主要由六个部分组成。

（1）振荡器

主要用来产生频率稳定的时间标准信号，以保证数字钟的走时准确及稳定。要产生稳定

的时标信号，•般采用石英晶体振荡器。现在使用的指针式电子钟或数字显示的电子钟都是

使用石英晶体振荡器电路，从数字钟精度考虑，晶体振荡器频率越高，计时的精度就愈高，

但这样会使分频器的级数增加。所以在确定频率时应当考虑这两方面的因素，然后再选定石

英晶体的具体型号。

（2）分频器

振荡器产生的时标信号通常频率很高，为了得到1Hz的秒信号，需要对振荡器的输出信

号进行分频。分频器的级数和每级的分频次数要根据时标频率来定。例如，FI前石英电子钟

多采用32768Hz的时标信号，将此信号经过十五级二分频即可得到周期为1s的“秒”信号，

电路原理如图4-79所示。也可以选用其他频率的时基信号，确定分频次数后再选择合适的

集成电路。

图4-79秒信号产生电路

（3）计数器

“秒”、“分”、“时”分别为六十、六十、二十四进制的计数器。“秒”和“分”计数器

用两块十进制计数器来实现是很容易的，它们的个位为十进制，十位为六进制，这样符合人

们通常计数的习惯。“时”计数也用两块十进制集成块，只是做成二十四进制，上述计数器

均可用反馈清零法来实现，

（4）译码显示电路

因本例计数全部采用十进制集成块,因而计数器的译码显示均采用BCD—七段译码器，

显示器采用共阴或共阳极的显示器。

（5）校时电路

在刚开机接通电源时，由于“时”、“分”为任意值，所以需进行调整。“校时”电路的

基本原理是将“秒”信号直接引进“时”计数器，同时将“分”计数器置零，让“时”计数

器快速计数，在“时”的指示达到需要的数字后，切断“秒”信号。“校分”电路也按此方

法进行.

（6）整点报时电路

数字钟一般都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报

时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音

提示。

2.方案实现

（1）时钟振荡电路

时钟电路设计有多种设计方法，比如555多谐振荡器、模拟运放振荡器、石英晶体振荡

器等，其中555多谐振荡器调节方便，而石英晶体振荡器准确性最高。555多谐振荡器本书

前面内容已有介绍，下面介绍石英晶体振荡器的基本工作原理。

石英晶体是构成振荡器的核心，它保证了时钟的走时准确及稳定。振荡器的稳定度和频

率的精准度决定了计时器的准确度。

如图4-80所示为电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电

路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路；U2实现整形缓冲功能，将振

荡器输出的近似于正弦波的波形转换为较理想的方波;与石英晶体串联的微调电容C2可以

对振荡器频率做微量调节，从而在输出端得到较稳定的脉冲信号。电路中输出反馈电阻R1

为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容Cl、C2与晶体构成一个谐振电路，完成对振荡频率的控制功能，同时提供了一个

180相移，从血和非门构成一个止反馈网络，实现了振荡器的功能。由于晶体具有较高的频

率稳定性及准确性，从而保证了输出频率的稳定和准确。

元器件中晶体XTAL的频率为32768Hz。由于石英晶体具有10$〜10'的稳定度，使得电

子钟准确度大为提高。从有关手册中，可查得Cl=30pF,C2可取与C1相同的电容值。当要

求频率准确度和稳定度更高时，可将C2改为微调电容或者加入校正电容并采取温度补偿措

施。由于CMOS电路的输入阻抗极高，因此反馈电阻RI可选为10M。较高的反馈电阻有利于

提高振荡频率的稳定性。非门电路可选74HC00。

（2）秒脉冲产生电路

本例中秒脉冲产生电珞主要功能有两个：一是产生标准秒脉冲信号；二是可提供整点报

时所需要的高、低音频率信号。本例采用的555多谐振荡器产生IKHz信号，故想得到秒脉

冲需要将分频比设置为1000,正好选用三个十进制计数器，故采用3片74LS160实现。如

图4-81所示。

图4811000分频电路原理图

（3）计数器电路的设计

根据图4T数字电子钟的逻辑方框图可清楚知道，显示“时”、“分”、“秒”需要六片中

规模计数器。其中，“秒”“分”计时各为60进制计数器，“时”位计时为24进制计数器，

60进制计数器和24进制计数器都选用74LS90集成块来实现。实现的方法采用反馈清零法。

①60进制计数器

“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6

进制计数器连接构成，如图4-82所示，采用两片中规模集成电路74LS90串接起来构成的

“秒”、“分”计数器。

图4-8260进制加法计数器

由图4-82可知，口是个位计数器，U1的QD作为十位计数器的进位信号，U2和与非门

组成六进制计数。74城90是在CP信号的下降沿翻转计数，U2的QA和QC相与0101的下降

沿，作为''分"（“时”）计数器的输入信号。U2的输出0110高电平1分别送到计数器的R01、

R02端清零，74LS90内部的R01和RO2与非后清零而使计数器归零，完成六进制计数。由此

可见U1和U2串联实现了六十进制计数。

②24进制计数器

小时计数电路是由口和U2组成的24进制计数电路，如图4-83所示。

1000Hz8V

图4-8324进制加法计数器

由图4-83可看出，当“小时”的个位计数U2输入端送来第10个脉冲信号时，U2计数

器复零，输出端QD向“小时”的十位计数器U1输入进位信号，当第24个“时”（来自“分”

计数器输出的进位信号）脉冲到达时U2计数器的状态为“0100”,U1计数器的状态为“0010”,

此时“小时”的个位计数器输出端QC,和“小时”的十位计数器的QB输出为“1”。把它们

分别送到U1和U2计数器的清零端R01和R02,通过74LS90内部的R01和R02与非后清零，

计数器归零，完成24进制计数。

（4）译码及显示电路

显示器可用七段发光二极管来显示译码器输出的数字。若用74LS48译码器对应的显示

器是七段发光二极管共阴显示器，组成电路参见图3-29所示。在本例中采用的是4输入端

的BCD解码的七段显示器。

（5）校时电路

本例的校时电路设计较为简单，由两个开关K1和K2分别控制“时”和“分”的校时，

原理就是断开“分”和“时”计数电路的输入脉冲，而将秒脉冲信号接入，这样就加快了“分”

和“时”计数电路的计数速度，达到调时的FI的。该部分电路参见系统总图。

（6）整点报时电路的设计

本例中的整点报时电路要求每当“分”和“秒”计数器计到59分50秒时，便自动驱动

音响电路，在10s内自动发出五次鸣叫声。要求每隔1s叫一次，每次叫声持续1s,并且前

四声音调低，最后一声音调高，此时计数器正好为整点10分0秒）。

电路原理如图4-84所示，其中包括控制门电路和音响电路。

+IOV

知4-84整点报时电路原理图

①控制门电路：根据要求，电路应在整点前10秒伊内开始报时，即当时间在59分50

秒到59分59秒期间时，报时电路产生报时控制信号。

当“分”和“秒”计数器到59分50秒时，从59分50秒到59分59秒之间，只有“秒”

个位在计数，分十位、分个位和秒十位均保持不变（输出均为1）,分别对应十进制的5、9

和5,因此可将分计数器十位的QC和QA、个位的QD和QA及秒计数器十位的QC和QA相与,

从而产生报时控制信号，去控制门G21和门G23。

在每小时的最后10秒钟内C=UfjG21输入端加有频率为1kHz的信号B,同时又受

。。秒个位、杪个位的控制，即A=CQf＞秒个位Q"少个位从只有在59秒时，B信号才“J以通

过门G21；门G23的输入端加有频率为500Hz的信号A,同时又受秒个位、QA杪个位控制，

其输出。2=CQ。秒个位秒个位A，即51、53、55、57秒时，A信号可通过G23,再经过与

非门G24,从而实现前四响为500Hz,后一响为1kHz,最后一响完毕正好整点。

②音响电路：采用射极跟随器，推动喇叭发声。三极管基极，串联1K限流电阻，是为了

防止电流过大烧坏喇叭。三极管选用3DG12o报时所需的1kHz和500Hz音频分别取自于前

面的多级分频电路。

（二）电路组成及仿真调试

1.仿真调试时钟振落电路

这里对两种时钟振荡电路进行仿真，最后整个系统仿真选用的是555多谐振荡器电路。

（1）555多谐振荡器产生1kHz脉冲信号

参照555多谐振荡器原理图自行取出555芯片和3个电阻、两个电容完成如图4-85所

示的电路，需要注意的是，Cf电容为抗干扰电容，设计电路前要根据相关频率计算公式计

算RI、R2、C的具体取值并通过示波器的显示来进行微调。（有关555多谐振荡器的原理后

续内容会有详细介绍，本项目由于需要用到秒脉冲信号，所以先用到该部分内容)

555多谐振荡器产生1kHz的仿真波形图分别如图4-86所示。

图4-85555多谐振荡器仿真电路I多4-86多谐振荡器产生1kHz的仿真波形

(2)石英晶体振荡器产牛32768Hz。

石英晶体振荡器电路如图4-87所示，是完全根据图4-80来完成的。非门采用CWS非

门74HC04,C2电容可以加入一个微调电容，根据示波器上显示的波形来微调电容值。仿真

波形图如图4-88所示。

图4-87石英晶体振荡需仿真电路图4-88石英晶体振荡器仿真波形

2.仿真调试秒脉冲产生电路

本例中用到了74LS160N和74LS161N芯片,其中，74LS160N是十进制计数器;74LS161N

是4位二进制计数器，有关它们的具体功能，请自行查fel资料。

需要注意的是,74LS160N和74LS161N在级联使用时一定注意两个使能端EP、ET的设

置，只有两个均为高电平才能计数，当第三级控制时一定是笫一级和第二级同时控制第三级,

如图4-89和图4-90所示，具中，第二级的川和ET一同由第一级的KCO控制，第二级的

EP由第二级的RCO控制，而ET由第一级的RCO控制，这样保障了第三级的进位是前两个芯

片均计满溢出时。图4-89所示分频电路是给555多谐振荡器产生的IKHz分频使用的，图

4-90所示分频电路是给石英晶体振荡器产生的32768Hz分频使用的。

V卜

~r~5V

iT

n

r

Ty6

T-T

K7

〜LOAD

〜CLR

>CLK

74I.SI6ON74LSI6ON

VI

IIMHz

5V

GND

H4-89干分频仿真电路及波形

TIXLAI

岂

1V

一—),

m一

-164>M

-324>«

户-

—2M分•

R<<>INI'-

FNTfc-f瞿

-UMI)Ja__

74LSIAID741SHIDfc

*

图4-9032768分频仿真电路及波形

3.仿真调试计数器电路

（1）60进制加法计数器

参照图4-82的60进制计数电路，在仿真软件中构建60进制加法计数仿真电路如图4-91

所示。这也是数字钟里的分和秒部分的仿真电路。仿真测试中调用了仿真软件中的1000Hz

信号源以加快调试速度。

±

图4-9160进制加法计数仿真电路

为了减少数字钟整个电路构建时的复杂程度，本例在仿真电路的组成中采用子电路搭建

的方式。首先要进行于电路的创建，该功能类似于模块化某功能的电路。

六十进制计数器子电路的创建。其具体的操是:

①在Multisin平台上按住鼠标左键，拉出一个长方形，把用来组成子电路的那一部分

全部选定。

②启动Place菜单中的ReplacebySubcircuit,打开如图4-92所示的对话框。

图4-92SubcircuitName对话框

在其编辑栏内输入子电路名称，如60C,点击OK即得到如图4-93所示的子电路。

图4-9360进制加法计数器子电路

（2）24进制加法计数器

参照图4-83的24进制计数电路，在仿真软件中构建24进制加法计数仿真电路如图4-94

所示。这是数字钟里的小时部分的仿真电路。仿真测试中调用了仿真软件中的1000Hz信号

源以加快调试速度。

图1-9,124进制加法计数仿真电路

同样要进行子电路的创建,创建方法同前，创建后的24进制加法计数器子电路如图4-95

所示。

图4-9524进制加法计数器子电路

4.仿真调试校时电路

本例的校时电路设计较为简单，由两个开关K1和K2分别控制“时”和“分”的校时。

仿真电路如图4-96所示。

也可以用子电路构成整个校时电路，如图4-97所示。可以看到，子电路的调用，使整

个电路大大的简化。需要说明的是，子电路只是对仿真电路有用，对实际电路是无效的。

图4-97由广电路构成的校时电路仿真

5.仿真调试整点报时电路

参照图4-84,在仿真软件中构建整点报时仿真电路如图4-98所示。

图4-98整点报时仿真电路

三.数字钟电路的仿真调试

将各个部分电路组合在一起，就构成了数字钟的整体电路。如图4-99所示。经仿真测

试，满足设计技术指标的要求。

曳

4

9

9

端

我

坐

3

卷

暮

曲

翘

近

笔

四、注意事项

1.数字钟是电子电路设计中的一个典型应用，现在有很多的设计方法，本项目用的是

纯硬件的方式，实际电路的设计中不需要这样，纯硬件的电路调试困难，故障多，稳定性也

不好，原因主要是芯片元件的质量不易控制。所以更新的设计思想是用单片机、CPLD等可

以编程的方式来做数字钟，

如果纯粹是做成数字钟产品的话，还有现成的大规模集成、多功能数字钟芯片可以选

用。

2.数字钟的外围电路有很多扩展，比如增加语音、音乐报时，增加温度显示等。

3.仿真软件不是绝对的，它只是设计者的一个好帮手而已，不是所有的硬件性能仿真

软件都能仿真出来，比如振荡器的脉冲信号，仿真出来的速度非常慢等。所以要了解仿真软

件的局限性，才能更好的利用它。

五、项目考核

项目：多功能数字钟的设计与调试

班级姓名组号

扣分记录得分

项目配分考核要求评分细则

1.不能正确调试出结果扣

仿真调试

15能正确仿真调试时10分

时钟振荡

分钟振荡电路2.电路出现错误，每处扣

电路

5分

1.不能正确调试出结果扣

仿真调试

15能正确仿真调试秒10分

秒脉冲产

分脉冲产生电路2.电路出现错误，每处扣

生电路

5分

1.连接方法不正确，每处

扣5分

仿真调试2.不能仿真调试出60进

30能正确仿真调试计

计数器电制电路,扣10分

分数器电路

路3.不能仿真调试出24进

制电路，扣10分

4.出现问题，不能调试，

每次扣5分

仿真调试1.不能仿真调试出校时电

能正确仿真调试校

校时电路15路,扣10分

时电路及整点报时

及整点报分2.不能仿真调试出整点报

电路

时电路时电路，扣10分

仿真调试1.电路整体不能运行，故

15能正确仿真调试数

数字钟整障不能排除，扣10分

分字钟整体电路

体电路2.接线错误，每处扣5分

(1)安全用电，无人

为损尻仪器、元件

和设备；

(2)保持环境整洁,1.违反操作规程.每次扣

安全文明10秩序井然，操作习5分

操作分惯良好；2.工作场地不整洁.扣5

(3)小组成员协作分

和谐，态度正确；

(4)不迟到、早退、

旷课

总分

项目制作流水彩灯的设计与调试

一、项目制作目的

1.了解并掌握流水彩灯的设计与调试方法

2.掌握使用555定时器设计应用电路的方法

二、项目要求

1.设计电路应能完全满足项目题目的要求。

2.绘出流水彩灯电路的逻辑图

3.完成流水彩灯电路的仿真调试

3.完成流水彩灯电路的模拟接线安装

三、项目步骤

（-）电路设计分析

由十流水彩灯控制电路主要由三部分组成，其整体征图如图5-1所不。所以分别讨论

其电路的构成。

1.振荡电路

主要用来产生时间基桂信号（脉冲信号）。因为循环彩灯对频率的要求不高，只要能产生

高低电平就可以了，且脉冲信号的频率可调，所以采用555定时器组成的振荡器，其输出的

脉冲作为下一级的时钟信号，电路如图5-30所示，接上示波器是为了调试振荡器输出信号

波形，调试好后，示波器就可以去掉，振荡器电路作为一个模块就可以和后续电路相连接了。

图5-31为调试好的振荡器输出波形。

图5-30555定时器组成的振荡器图5-31振荡器输出波形

2.计数器/译码分配器

计数器是用来累计和存存输入脉冲个数的时序逻辑部件。在此电路中采用十进制日数/

分频器CD4017,它是一种用途非常广泛的集成电路芯片。其内部由计数器及译码器两部分

组成，由译码输出实现对冰冲信号的分配，整个输出时序就是00、01、02、…、09依次出

现与时钟同步的高电平，宽度等于时钟周期。

CD4017有3个输入端（MR、CP0和〜CPI）,MR为清零端,当在MR端上加高电平或正脉

冲时，其输出（）0为高电平，其余输出端（01〜09）均为低电平。CP0和〜CP1是2个时钟输入

端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由〜CP1端

输入。设置2个时钟输入瑞，级联时比较方便，可驱动更多二极管发光。

CD4017有10个输出湍（00〜09）和1个进位输出端〜05-9。每输入10个计数脉冲，〜

05-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。

由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可

育接用作顺序脉冲发牛器.

CD4017的电路符号如图5-32所示。CD4017的实际管脚图如图5-33所示。

O0

O1

H-一

O2

O3H-兰

O4

O5之

6

O

7苴

O8

O9

O2

9