2025年大学（计算机科学与技术）计算机组成原理综合测试试题及答案

2025年大学（计算机科学与技术）计算机组成原理综合测试试题及答案

（考试时间：90分钟满分100分）班级______姓名______第I卷（选择题，共40分）1.以下关于计算机硬件系统的说法，正确的是（）(4分)A.计算机硬件系统由运算器、控制器、存储器、输入设备和输出设备五大部件组成B.运算器是计算机的核心部件，负责执行算术运算和逻辑运算C.存储器分为内存储器和外存储器，外存储器速度快但容量小D.输入设备用于将计算机处理后的结果输出给用户2.指令周期是指（）(4分)A.CPU从主存取出一条指令的时间B.CPU执行一条指令的时间C.CPU从主存取出一条指令并执行这条指令的时间D.时钟周期的时间3.下列关于Cache的说法，错误的是（）(4分)A.Cache的作用是提高CPU访问主存的速度B.Cache的命中率越高，系统性能越好C.Cache通常采用高速的SRAM芯片D.Cache的容量越大，性能提升越明显4.某计算机字长为32位，其存储容量为4GB，按字节编址，则它的寻址范围是（）(4分)A.0~2^32-1B.0~2^30-1C.0~2^28-1D.0~2^26-15.以下哪种存储方式是随机存取的（）(4分)A.磁带B.磁盘C.光盘D.主存6.微程序存放在（）(4分)A.主存中B.堆栈中C.只读存储器中D.磁盘中7.计算机中采用补码表示有符号整数，主要是为了（）(4分)A.简化运算规则B.提高运算速度C.便于硬件实现减法运算D.增加数据表示范围8.十进制数-123的8位二进制补码是（）(4分)A.11111101B.10000011C.10000100D.100001019.下列关于总线的说法，正确的是（）(4分)A.总线是连接计算机各部件的一组公共信号线B.数据总线用于传输数据，地址总线用于传输地址，控制总线用于传输控制信号C.总线带宽越高，数据传输速度越快D.以上说法都正确10.中断向量表存放的是（）(4分)A.中断服务程序的入口地址B.中断类型号C.中断优先级D.中断屏蔽字第II卷（非选择题，共60分）11.简述计算机组成原理中冯·诺依曼结构的主要特点。(10分)12.已知某机器字长为16位，主存容量为64KB，按字节编址。Cache容量为2KB，每块16B。采用直接映射方式，试计算主存地址、Cache地址的格式，并指出主存地址2000H所在的Cache块号。(15分)13.设机器字长为8位，有两个数：X=-0.1011B，Y=0.1101B，采用补码运算规则计算X+Y和X-Y的值。(15分)14.阅读以下材料，回答问题。材料：在计算机系统中，I/O设备与主机之间的数据传输方式有多种。程序查询方式是最基本的方式，CPU通过不断查询I/O设备的状态寄存器来确定是否可以进行数据传输。中断方式则是当I/O设备完成数据传输准备时，向CPU发送中断请求，CPU响应中断后进行数据传输。DMA方式是直接存储器访问方式，I/O设备可以直接与主存进行数据传输，无需CPU干预。问题：简述中断方式和DMA方式相比，各自的优缺点。(10分)15.阅读以下材料，回答问题。材料：某计算机系统采用多级存储体系，包括Cache和主存。Cache的命中率为90%，Cache的访问时间为10ns，主存的访问时间为100ns。问题：计算该系统的平均访问时间。(10分)答案：1.A2.C3.D4.B5.D6.C7.C8.A9.D10.A11.冯·诺依曼结构的主要特点包括：采用二进制表示数据和指令；程序和数据存放在同一存储器中；计算机硬件系统由运算器、控制器、存储器、输入设备和输出设备五大部件组成；指令按顺序执行，由控制器控制整个计算机的工作流程。12.主存地址格式：16位，其中高6位为区号，中间7位为组号，低3位为块内地址。Cache地址格式：11位，其中高5位为区号，中间3位为组号，低3位为块内地址。主存地址2000H转换为二进制为0010000000000000B，区号为001000B，组号为0000001B，块内地址为000B，所在的Cache块号为1。13.[X]补=1.0101B，[Y]补=0.1101B。X+Y：[X]补+[Y]补=1.0101B+0.1101B=10.0010B，舍去最高位的进位，结果为0.0010B，即0.125D。X-Y：[X]补+[-Y]补，[-Y]补=1.0011B，[X]补+[-Y]补=1.0101B+1.0011B=10.1000B，舍去最高位的进位，结果为0.1000B，即0.5D。14.中断方式优点：CPU与I/O设备并行工作，提高了CPU的利用率；能及时响应I/O设备的请求。缺点：每一次中断处理需要保护和恢复现场，开销较大；中断次数过多会影响CPU效率。DMA方式优点：I/O设备直接与主存进行数据传输，无需CPU干预，数据传输速度快；适合高速I/O设备。缺点：硬件复杂，成本高；DMA控制器