CN114330207B 芯片焊盘的信息提取方法、系统及电子设备 （深圳大普微电子股份有限公司）

(19)国家知识产权局(12)发明专利道黄阁坑社区腾飞路9号创投大厦限公司44372专利代理师陈金赏提取芯片版图的每一个焊盘的坐标信息及每一个焊盘的坐标信息，生成芯片的21.一种芯片焊盘的信息提取方法，其特征在于，所获取芯片版图的配置信息，其中，所述配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区域信息，每一焊盘区域包括多个焊盘；提取所述芯片版图的每一个焊盘的坐标信息；根据所述焊盘区域信息，对每一焊盘进行区域划分，确定每一焊盘对应的焊盘区域；根据所述芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成所述芯片的焊盘版图；对所述芯片的焊盘版图进行处理，以生成所述芯片的焊盘分布图；所述提取所述芯片版图的每一个焊盘的坐标信息，包括：从所述芯片版图中提取每一焊盘的四个顶点的底层坐标；基于第一函数，确定每一焊盘的四个顶点的顶层坐标，其中，所述第一函数用于将顶点的底层坐标映射到版图顶层的顶层坐标；根据每一焊盘区域的每一个焊盘的坐标信息，计算所述芯片版图的最小焊盘间距；所述根据每一焊盘区域的每一个焊盘的坐标信息，计算所述芯片版图的最小焊盘间根据每一焊盘区域的每一个焊盘的坐标信息，确定每一焊盘区域的最小焊盘间距；根据每一焊盘区域的最小焊盘间距，确定所述芯片版图的最小焊盘间距，其中，所述芯片版图的最小焊盘间距为所有焊盘区域的最小焊盘间距中的最小值。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在提取到每一焊盘的四个顶点的顶层坐标之后，根据每一所述焊盘的四个顶点的顶层坐标，转化为每一所述焊盘的中心点坐标。3.根据权利要求2所述的方法，其特征在于，所述芯片的排列方式包括单层排列和/或基于第二函数，计算所述芯片的单层最小焊盘间距和/或双层最小焊盘间距，其中，所述第二函数用于根据每一所述焊盘的中心点坐标，计算单层最小焊盘间距和/或双层最小焊盘间距。4.根据权利要求1所述的方法，其特征在于，所述焊盘区域包括上区域、下区域、左区5.根据权利要求1所述的方法，其特征在于，所述方法还包括：遍历所述芯片版图的每一焊盘，以提取所述芯片版图的每一焊盘的标签名称，其中，每一焊盘的标签名称与坐标信息绑定；若某一焊盘的不存在标签名称或者标签名称不唯一，则确定该焊盘出错，并生成报错信息。6.一种芯片焊盘的信息提取系统，其特征在于，所输入模块，用于获取芯片版图的配置信息，其中，所述配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区域信息，每一焊盘区域包括多个焊盘；提取模块，用于提取所述芯片版图的每一个焊盘的坐标信息；算法模块，用于根据所述焊盘区域信息，对每一焊盘进行区域划分，确定每一焊盘对应3的焊盘区域；输出模块，用于根据所述芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成所述芯片的焊盘版图；对所述芯片的焊盘版图进行处理，以生成所述芯片的焊盘分布所述提取模块，具体用于从所述芯片版图中提取每一焊盘的四个顶点的底层坐标，基于第一函数，确定每一焊盘的四个顶点的顶层坐标，其中，所述第一函数用于将顶点的底层坐标映射到版图顶层的顶层坐标；所述算法模块，还用于根据每一焊盘区域的每一个焊盘的坐标信息，计算所述芯片版图的最小焊盘间距；所述算法模块，具体用于根据每一焊盘区域的每一个焊盘的坐标信息，确定每一焊盘区域的最小焊盘间距；根据每一焊盘区域的最小焊盘间距，确定所述芯片版图的最小焊盘间距，其中，所述芯片版图的最小焊盘间距为所有焊盘区域的最小焊盘间距中的最小值。与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够用于执行如权利要求1-5中任一项所述的方法。4芯片焊盘的信息提取方法、系统及电子设备技术领域[0001]本申请涉及半导体领域，特别是涉及一种芯片焊盘的信息提取方法、系统及电子背景技术对芯片进行封装。在芯片封装中，芯片和引线框架(或者基板)的连接是为电源和信号的分配提供了电路连接。确保芯片与封装外部电气连接、输入/输出畅通，是封装流程中重要的一步。目前主流的有倒装焊(FlipChipBonding)和引线键合(WireBonding),可以实现芯片与引线框架(或者基板)的连接。虽然倒装焊的应用增长很快，但是目前大部分比例的连接方式仍是引线键合。[0003]在芯片die上，芯片管脚的焊盘(PadOpen)指的是在芯片顶层金属上开孔，bondingwire可以通过该焊盘拉线到引线框架上。[0004]而现有的padopen数据提取方法通过手动记录导致准确率不高，而EDA工具内嵌提取padopen的方式无法统计。发明内容[0006]本申请实施例提供一种芯片焊盘的信息提取方法、系统及电子设备，以提高芯片焊盘的信息提取速度，进而提高封装生产的效率。[0007]为解决上述技术问题，本申请实施例提供以下技术方案：[0009]获取芯片版图的配置信息，其中，配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区域信息，每一焊盘区域包括多个焊盘；[0010]提取芯片版图的每一个焊盘的坐标信息；[0011]根据焊盘区域信息，对每一焊盘进行区域划分，确定[0012]根据芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成芯片的焊盘版图；[0013]对芯片的焊盘版图进行处理，以生成芯片的焊盘分布图。[0015]从芯片版图中提取每一焊盘的四个顶点的底层坐标；[0016]基于第一函数，确定每一焊盘的四个顶点的顶层坐标，其中，第一函数用于将顶点的底层坐标映射到版图顶层的顶层坐标。[0018]在提取到每一焊盘的四个顶点的顶层坐标之后，根据每一焊盘的四个顶点的顶层坐标，转化为每一焊盘的中心点坐标。5[0020]根据每一焊盘区域的每一个焊盘的坐标信息，计算芯片版图的最小焊盘间距。[0021]在一些实施例中，根据每一焊盘区域的每一个焊盘的坐标信息，计算芯片版图的[0022]根据每一焊盘区域的每一个焊盘的坐标信息，确定每一焊盘区域的最小焊盘间[0023]根据每一焊盘区域的最小焊盘间距，确定芯片版图的最小焊盘间距，其中，芯片版图的最小焊盘间距为所有焊盘区域的最小焊盘间距中的最小值。[0024]在一些实施例中，芯片的排列方式包括单层排列和/或双层排列，计算每一焊盘区[0025]基于第二函数，计算芯片的单层最小焊盘间距和/或双层最小焊盘间距，其中，第二函数用于根据每一焊盘的中心点坐标，计算单层最小焊盘间距和/或双层最小焊盘间距。[0029]遍历芯片版图的每一焊盘，以提取芯片版图的每一焊盘的标签名称，其中，每一焊盘的标签名称与坐标信息绑定；[0030]若某一焊盘的不存在标签名称或者标签名称不唯一，则确定该焊盘出错，并生成报错信息。[0032]输入模块，用于获取芯片版图的配置信息，其中，配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区域信息，每一焊盘区域包括多个焊盘；[0033]提取模块，用于提取芯片版图的每一个焊盘的坐标信息；[0034]算法模块，用于根据焊盘区域信息，对每一焊盘进行区域划分，确定每一焊盘对应的焊盘区域；[0035]输出模块，用于根据芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成芯片的焊盘版图；对芯片的焊盘版图进行处理，以生成芯片的焊盘分布图。[0038]与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够用于执行如第一方面的方法。[0039]第四方面，本申请实施例还提供了一种非易失性计算机可读存储介质，计算机可读存储介质存储有计算机可执行指令，计算机可执行指令用于使闪存设备能够执行如第一方面的方法。[0040]本申请实施例的有益效果是：区别于现有技术的情况下，本申请实施例提供的一种芯片焊盘的信息提取方法、系统及电子设备，该方法包括：获取芯片版图的配置信息，其中，配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区域信息，每一焊盘区域包括多个焊盘；提取芯片版图的每一个焊盘的坐标信息；根据焊盘区域信6息，对每一焊盘进行区域划分，确定每一焊盘对应的焊盘区域；根据芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成芯片的焊盘版图；对芯片的焊盘版图进行处理，以生成芯片的焊盘分布图。通过获取芯片版图的配置信息，确定芯片版图的每一个焊盘的坐标信息，确定每一焊盘对应的焊盘区域，并生成芯片的焊盘版图，对该焊盘版图进行处理，以生成焊盘分布图，本申请实施例能够提高芯片焊盘的信息提取速度，进而提高封装生产的效率。附图说明[0041]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。[0042]图1是本申请实施例提供的一种引线键合的示意图；[0043]图2是本申请实施例提供的一种芯片封装的上视图、侧视图；[0044]图3是本申请实施例提供的一种焊盘间距的示意图；[0045]图4是本申请实施例提供的一种芯片焊盘的信息提取方法的流程示意图；[0046]图5是本申请实施例提供的一种芯片版图的配置信息的图形用户界面的示意图；[0047]图6是图4中的步骤S402的细化流程图；[0048]图7是本申请实施例提供的一种计算芯片版图的最小焊盘间距的流程示意图；[0049]图8是本申请实施例提供的芯片排列方式的示意图；[0050]图9是本申请实施例提供的单层排列的引线键合规则的示意图；[0051]图10是本申请实施例提供的一种焊盘间距的示意图；[0052]图11是本申请实施例提供的一种焊盘的信息表格示意图；[0053]图12是本申请实施例提供的一种芯片的焊盘分布图；[0054]图13是本申请实施例提供的一种芯片焊盘的信息提取系统的结构示意图；[0055]图14是本申请实施例提供的一种电子设备的结构示意图。具体实施方式[0056]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。[0057]需要说明的是，如果不冲突，本申请实施例中的各个特征可以相互结合，均在本申请的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示次序进行限定，仅是对功能和作用基本相同的相同项或相似项进行区分。[0058]对本申请进行详细说明之前，对本申请实施例中涉及的名词和术语进行说明，本申请实施例中涉及的名词和术语适用于如下的解释：[0059](1)引线键合(WireBonding),指的是用非常细小的线把芯片上焊盘和引线框架7(或者基板)连接起来的过程。[0060](2)焊盘(PadOpen)指的是在芯片顶层金属上开孔，bondingwire可以通过该焊盘拉线到引线框架上。[0061](3)焊盘间距(PadPitch),即相邻两个相同焊盘(PadOpen)的同一边缘的间距。[0062]请参阅图1,图1是本申请实施例提供的一种引线键合的示意图；[0063]如图1所示，引线键合(Wirebond)就是用非常细小的线把芯片上焊盘和引线框架(或者基板)连接起来的过程。[0064]请再参阅图2,图2是本申请实施例提供的一种芯片封装的上视图、侧视图；属上开孔，bondingwire可以通过该焊盘拉线到引线框架上，其中，PAD是连接芯片内部和芯片封装的接口。[0066]请再参阅图3,图3是本申请实施例提供的一种焊盘间距的示意图；[0067]如图3所示，焊盘间距(P的间距，或者一个芯片die上出现相邻不同PadOpen大小，以两个PadOpen中心间距为PadPitch。一般要取一个die上所有的焊盘间距中的最小的焊盘间距(PadPitch)。[0068]目前主流采取wirebond封装形式的芯片，PadOpen的数据一般都多达几十个。为了确定PadOpen的排布是否满足封装要求，快速而自动化的提取PadOpen坐标等信息，并形成表格，在设计阶段是十分有必要的。一方面可以在版图设计中，协助判断PadOpen是否合理。另一方面，把这表格信息作为芯片封装材料的一部分，提供给封装厂，来确定封装可行性。[0069]目前现有PadOpen数据提取的方法有：工作量大，每次设计修改都需重复提取，容易出现人为错误，并且无法准确得出芯片最小的padpitch。且无法输出PadOpen分布图。[0072]基于此，本申请实施例提供一种芯片焊盘的信息提取方法，以提高芯片焊盘的信息提取速度，并输出芯片的焊盘版图，进而提高封装生产的效率。[0073]请参阅图4,图4是本申请实施例提供的一种芯片焊盘的信息提取方法的流程示意[0074]其中，该芯片焊盘的信息提取方法，应用于电子设备，具体的，该芯片焊盘的信息提取方法的执行主体为电子设备的一个或多个处理器。[0076]步骤S401:获取芯片版图的配置信息，其中，配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区域信息，每一焊盘区域包括多个焊盘；[0077]具体的，芯片版图的配置信息由用户通过图形用户界面输入的数据生成，具体的，预先建立一个图形用户界面，该图形用户界面用于接收用户输入的芯片版图的配置信息，其中，该配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区8[0078]请再参阅图5,图5是本申请实施例提供的一种芯片版图的配置信息的图形用户界面的示意图；[0079]如图5所示，在该图形用户界面里，用户输入的配置信息会打印到输出的表格中和成焊盘版图的库名(生成padopen版图的库名)、版图cell名，指定该芯片的工艺和工艺的描述信息，具体的，工艺的描述信息包括晶圆厂/工艺节点/芯片用到的金属层次/顶层金属的厚度等信息，例如：晶圆厂为A厂，工艺节点为40nm,芯片用到的金属层次为一层poly,7层[0080]其中，该配置信息还包括：单层排列信息和/或双层排列信息，若用户选择包含单层排列(InLinepadopen排布),则确定该配置信息包括单层排列信息；用户选择包含双层排列(staggerpadopen排布),则确定该配置信息包括双层排列信息。可以理解的是，若该配置信息包括双层排列信息，则一般该配置信息也包括单层排列信息；若用户选择包括单层排列信息，则该配置信息只包括单层排列信息。区域、下区域、左区域、右区域以及内部区域，用户通过在图形用户界面上用鼠标框选出芯片四边和内部的焊盘区域(padopen区域),从而确定各个焊盘区域的坐标值，例如：每一焊盘区域的坐标范围。[0082]在本申请实施例中，通过利用图形用户界面输入芯片版图的配置信息，能够快捷地将芯片版图的配置信息进行输出到焊盘的信息表格。[0083]在本申请实施例中，该配置信息以配置信息文件的形式保持，例如：用户输入的配置信息保存到一个配置信息文件里，使得配置信息具有保存和重载功能，后面如果需要再次提取芯片焊盘的信息(padopen信息)时，可以将该配置信息文件重新读入，以省去重复[0084]步骤S402:提取芯片版图的每一个焊盘的坐标信息；[0085]具体的，请再参阅图6,图6是图4中的步骤S402的细化流程图；[0086]如图6所示，该步骤S402:提取芯[0087]步骤S4021:从芯片版图中提取每一焊盘的四个顶点的底层坐标；[0088]具体的，提取整个芯片的每一个焊盘的坐标信息(padopen坐[0089]步骤S4022:基于第一函数，确定每一焊盘的四个顶点的顶层坐标，其中，第一函数用于将顶点的底层坐标映射到版图顶层的顶层坐标。[0090]具体的，预先定义第一函数，其中，第一函数用于将顶点的底层坐标映射到版图顶层的顶层坐标，即用于确定每一焊盘的四个顶点的顶层坐标，例如：该第一函数包括boxCoord函数，boxCoord函数的作用是从版图里抽取矩形的四个顶点的坐标，并映射成版图顶层的坐标值。可以理解的是，焊盘(padopen证所有的padopen的坐标都是唯一的。然后用该boxCoord函数逐个抽取芯片的padopen,并用变量保存下来，有利于后续进行处理。[0092]遍历芯片版图的每一焊盘，以提取芯片版图的每一焊盘的标签名称，其中，每一焊盘的标签名称与坐标信息绑定；9[0093]若某一焊盘的不存在标签名称或者标签名称不唯一，则确定该焊盘出错，并生成报错信息。芯片版图上需要给每个焊盘(padopen)添加标签，来标记padopen对应其芯片管脚的名字。通过遍历所有的padopen,判断其上面是否有唯一的标签名称，如果发现padopen上没有标签名称，或者，标签名称不是只有唯一一个，则生成报错信息，有利于版图工程师进行添加标签名称或改正标签名称的操作。[0095]步骤S403:根据焊盘区域信息，对每一焊盘进行区域划分，确定每一焊盘对应的焊盘区域；盘对应的焊盘区域，并且，对每一焊盘区域中的每一焊盘进行排序，以及，计算芯片版图的最小焊盘间距。[0097]可以理解的是，由于对每一焊盘区域中的每一焊盘进行排序，使得后续输出的焊盘的信息表格中的每一焊盘的位置更容易定位，有利于版图工程师进行添加标签或改正标签名称的操作。[0099]将芯片版图划分为上区域、下区域、左区域、右区域以及中间区域。从图形用户界面中输入的padopen区域坐标值，即每一焊盘区域的坐标范围，与所有焊盘的坐标值(padopen坐标值)进行比对，如果padopen坐标值落入padopen区域坐标值内，那么该padopen就被划入到对应的区域。例如，padopen1的坐标值在芯片版图的左区域(左边padopen区对应的焊盘区域。[0100]在本申请实施例中，在提取到每一焊盘的四个顶点的顶层坐标之后，根据每一焊盘的四个顶点的顶层坐标，转化为每一焊盘的中心点坐标。[0101]根据每一焊盘区域的每一个焊盘的坐标信息，计算芯片版图的最小焊盘间距。[0102]具体的，请再参阅图7,图7是本申请实施例提供的一种计算芯片版图的最小焊盘间距的流程示意图；[0103]如图7所示，根据每一焊盘区域的每一个焊盘的坐标信息，计算芯片版图的最小焊[0104]步骤S701:根据每一焊盘区域的每一个焊盘的坐标信息，确定每一焊盘区域的最小焊盘间距；[0105]请再参阅图8,图8是本申请实施例提供的芯片排列方式的示意图；[0106]如图8所示，芯片排列方式包括单层排列和双层排列。可以理解的是，芯片PadOpen的排列一般分为Iline(单层排列或线性排列)和Stagger(双层排列或品字形排列)。芯片padOpen一般放置在芯片的四周。但也可能有一些加强电源padOpen或测试padOpen在芯片内部，这些内部的PadOpen不会拉线到芯片外面。如图8所示，左边芯片的padOpen排列方式是Inline,右边为Stagger。[0107]请再参阅图9,图9是本申请实施例提供的单层排列的引线键合规则的示意图；[0108]可以理解的是，在芯片版图设计中，padopen的摆放必须考虑引线规则(wirebondrule),以防止芯片设计完成后，因为无法满足封装厂的规则，导致无法封装生产。所以在版图设计时，需要把所有的padopen排放信息从版图中抽取出来，统计出各个pad师根据这些信息和封装厂的wirebondrule做一个初步的比较，看是否满足要求，从而判断是否推进设计。接下来，还要把统计信息给到封装工程师，封装工程师会做wirebond的仿真，最终确定padopen的排布是否满足封装要求。[0109]如图9所示，LP表示InLine排列的padpitch,B,H分别表示PadOpen的宽度和长度，P1表示芯片四个角corner区域的padpitch,L表示两个相邻的padopen的间距(space)。[0110]步骤S702:根据每一焊盘区域的最小焊盘间距，确定芯片版图的最小焊盘间距，其中，芯片版图的最小焊盘间距为所有焊盘区域的最小焊盘间距中的最小值。[0111]在本申请实施例中，不同的排列方式的最小焊盘间距不同。焊盘区域包括上区域、域中的每一焊盘进行逆时针排序，并对每一焊盘按照顺序进行标号，有利于定位出现报错信息的焊盘。[0112]具体的，芯片的排列方式包括单层排列和/或双层排列，计算每一焊盘区域的最小[0113]基于第二函数，计算芯片的单层最小焊盘间距和/或双层最小焊盘间距，其中，第二函数用于根据每一焊盘的中心点坐标，计算单层最小焊盘间距和/或双层最小焊盘间距。[0114]在本申请实施例中，焊盘间距为相邻两个焊盘的中心点坐标的差值，具体的，焊盘间距为相邻两个焊盘的中心点坐标的横坐标或纵坐标的差值，根据芯片版图建立的坐标系的原点位置以及焊盘的方位，确定取横坐标的差值或取纵坐标的差值。[0115]具体的，预先定义第二函数，其中，第二算单层最小焊盘间距和/或双层最小焊盘间距。line)和双层排列(stagger)的排列方式的不同，使用不同的算法。[0117]具体的，基于第二函数，计算每一焊盘区域的多个单层焊盘间距，以确定每一焊盘区域的单层最小焊盘间距，其中，单层最小焊盘间距为多个单层焊盘间距的最小值；以及，基于第二函数，计算每一焊盘区域的多个双层焊盘间距，以确定每一焊盘区域的双层最小焊盘间距，其中，双层最小焊盘间距为多个双层焊盘间距的最小值；[0118]根据每一焊盘区域的单层最小焊盘间距和双层最小焊盘间距，确定每一焊盘区域的最小焊盘间距，其中，每一焊盘区域的最小焊盘间距为该焊盘区域的单层最小焊盘间距和双层最小焊盘间距中的最小值。[0119]根据每一焊盘区域的最小焊盘间距，确定所述芯片版图的最小焊盘间距，其中，所述芯片版图的最小焊盘间距为所有焊盘区域的最小焊盘间距中的最小值。[0120]例如：确定每一焊盘区域的最小的Inlinepadpitch和最小的staggerpadpitch值，最后各个焊盘区域的最小的Inlinepadpitch和最小的staggerpadpitch值再进行比对，找出芯片最小的Inlinepadpitch和staggerpadpitch值，以确定芯片版11图的最小焊盘间距，其中，芯片版图的最小焊盘间距为最小的Inlinepadpitch和staggerpadpitch值中的较小值。[0121]请再参阅图10,图10是本申请实施例提供的一种焊盘间距的示意图；[0122]如图10所示，先取padOpen中心点坐标的X值，相邻两个PadOpen的X值相减得到padpitch,分别对于单层排布(inline)和双层排布(stagger),确定所有的padpitch,例焊盘间距StaggerPadPitch1、StaggerPitch4、StaggerPadPitch5、StaggerPadPitch6,并从所有的padpitch中找出双层最小焊盘间距minstaggerpadpitch和单层最小焊盘间距mininlinepadpitch,以确定最小焊盘间距。[0123]步骤S404:根据芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成芯片的焊盘版图；[0125]格式化输出焊盘的信息表格。[0126]请参阅图11,图11是本申请实施例提供的一种焊盘的信息表格示意图；[0127]如图11所示，该焊盘的信息表格包括项目名和工艺信息描述、芯片版图的长度和宽度、单层最小焊盘间距(InLine)和双层最小焊盘间距(stagger)以及每一焊盘的中心点坐标值(PadOpen中心点坐标值)、焊盘长度(PadOpen长度)、焊盘宽度(PadOpen宽度)。[0128]具体的，根据芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成芯[0129]根据芯片版图的长度、宽度和每一个焊盘的坐标信息，自动生成EDA工具支持的版图命令，然后使用EDA工具自动生成芯片的焊盘版图(Padopen版图),其中，每一个焊盘的坐标信息包括每一焊盘的四个顶点的坐标信息(padopen四个顶点的坐标值)。[0130]在本申请实施例中，方法还包括：根据每一焊盘的四个顶点的顶层坐标，确定每一焊盘的长度和宽度。[0131]步骤S405:对芯片的焊盘版图进行处理，以生成芯片的焊盘分布图。[0132]具体的，调用截图命令，对芯片的焊盘版图进行截图，以生成芯片的焊盘分布图。请参阅图12,图12是本申请实施例提供的一种芯片的焊盘分布图。[0133]在本申请实施例中，输出的焊盘的信息表格和焊盘分布图，在芯片设计时，有助于提前判断是否满足封装厂的封装规则，避免设计步骤反复，也可作为封装资料给到封装厂，最终确定芯片焊盘是否可以实现最终的生产，从而提高封装生产的效率。[0134]可以理解的是，芯片设计可以分为逻辑电路设计和物理设计。其中物理设计是指把逻辑电路设计转化为晶圆厂可生产的版图的过程。因此，芯片的焊盘版图是可以直接用来生产晶圆。而封装厂只需要padopen的相关信息就可以进行芯片封装，不需要用到芯片的[0135]在本申请实施例中，通过提供一种芯片焊盘的信息提取方法，该方法通过获取芯片版图的配置信息，配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区域信息，每一焊盘区域包括多个焊盘，确定芯片版图的每一个焊盘的坐标信息，确定每一焊盘对应的焊盘区域，并根据芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成芯片的焊盘版图，对该焊盘版图进行处理，以生成焊盘分布图，本申请实施例能够提高芯片焊盘的信息提取速度，并输出芯片的焊盘版图，进而提高封装生产的效率。[0136]请再参阅图13,图13是本申请实施例提供的一种芯片焊盘的信息提取系统的结构示意图；[0137]其中，该芯片焊盘的信息提取系统，应用于电子设备，具体的，该芯片焊盘的信息提取系统应用于电子设备的一个或多个处理器，该电子设备包括终端。[0138]如图13所示，该芯片焊盘的信息提取系统130,包括：[0139]输入模块131,用于获取芯片版图的配置信息，其中，配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区域信息，每一焊盘区域包括多个焊盘；[0140]提取模块132,用于提取芯片版图的每一个焊盘的坐标信息；[0141]算法模块133,用于根据焊盘区域信息，对每一焊盘进行区域划分，确定每一焊盘对应的焊盘区域；[0142]输出模块134,用于根据芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成芯片的焊盘版图；对芯片的焊盘版图进[0143]在本申请实施例中，该芯片焊盘的信息提取系统亦可以由硬件器件搭建成的，例如，芯片焊盘的信息提取系统可以由一个或两个以上的芯片搭建而成，各个芯片可以互相协调工作，以完成上述各个实施例所阐述的芯片焊盘的信息提取方法。再例如，芯片焊盘的信息提取系统还可以由各类逻辑器件搭建而成，诸如由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、单片机、ARM(AcornRISCMachine)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合而搭建成。[0144]本申请实施例中的芯片焊盘的信息提取系统可以是装置，也可以是终端中的部超级移动个人计算机(ultra-mobilepersonalcomputer,UMPC)、上网本或者个人数字助理(personaldigitalassistant,PDA)等，非移动电子设备可以为服务器、网络附属存储(television,TV)、柜员机或者自助机等，本申请实施例不作具体限定。[0145]本申请实施例中的芯片焊盘的信息提取系统可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。[0146]本申请实施例提供的芯片焊盘的信息提取系统能够实现图4实现的各个过程，为[0147]需要说明的是，上述芯片焊盘的信息提取系统可执行本申请实施例所提供的芯片焊盘的信息提取系统方法，具备执行方法相应的功能模块和有益效果。未在芯片焊盘的信息提取系统实施例中详尽描述的技术细节，可参考上述实施例所提供的芯片焊盘的信息提取方法。[0148]在本申请实施例中，通过提供一种芯片焊盘的信息提取系统，包括：输入模块，用于获取芯片版图的配置信息，其中，配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区域信息，每一焊盘区域包括多个焊盘；提取模块，用于提取芯片版图的每一个焊盘的坐标信息；算法模块，用于根据焊盘区域信息，对每一焊盘进行区域划分，确定每一焊盘对应的焊盘区域；输出模块，用于根据芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成芯片的焊盘版图；对芯片的焊盘版图进行处理，以生成芯片的焊盘分布图。通过获取芯片版图的配置信息，确定芯片版图的每一个焊盘的坐标信息，确定每一焊盘对应的焊盘区域，并生成芯片的焊盘版图，对该焊盘版图进行处理，以生成焊盘分布图，本申请实施例能够提高芯片焊盘的信息提取速度，进而提高封装生产的效率。[0149]请再参阅图14,图14是本申请实施例提供的一种电子设备的结构示意图；[0150]如图14所示，该电子设备140包括一个或多个处理器141以及存储器142。其中，图14中以一个处理器141为例。[0151]处理器141和存储器142可以通过总线或者其他方式连接，图14中以通过总线连接[0152]处理器141,用于提供计算和控制能力，以控制电子设备140执行相应任务，例如，控制电子设备140执行上述任一方法实施例中的芯片焊盘的信息提取方法，包括：获取芯片版图的配置信息，其中，配置信息包括芯片版图的长度信息、宽度信息以及芯片的每一焊盘区域的焊盘区域信息，每一焊盘区域包括多个焊盘；提取芯片版图的每一个焊盘的坐标信息；根据焊盘区域信息，对每一焊盘进行区域划分，确定每一焊盘对应的焊盘区域；根据芯片版图的长度信息、宽度信息以及每一个焊盘的坐标信息，生成芯片的焊盘版图；对芯片的焊盘版图进行处理，以生成芯片的焊盘分布图。[0153]通过获取芯片版图的配置信息，确定芯片版图的每一个焊盘的坐标信息，确定每一焊盘对应的焊盘区域，并生成芯片的焊盘版图，对该焊盘版图进行处理，以生成焊盘分布图，本申请实施例能够提高芯片焊盘的信息提取速度，进而提高封装生产的效率。[0154]处理器141可以是通用处理器，包括中央处理器(CentralProcessingUnit,处理器(DigitalSignalProcessing,DSP)、专用集成电路(ApplicationSpecificIntegratedCircuit,ASIC)、可编程逻辑器件(programmablelogicdevice,PLD)或其组场可编程逻辑门阵列(field-programmablegatearray,FPGA),通用阵列逻辑(genericarraylogic,GAL)或其任意组合。[0155]存储器142作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态性计算机可执行程序以及模块，如本申请实施例中的芯片焊盘的信息提取方法对应的程序指令/模块。处理器141通过运行存储在存储器112中的非暂态软件程序、指令以及模块，可以实现下述任一方法实施例中的芯片焊盘的信息提取方法。具体地，存储器142可以包括易失性存储器(volatilememory,VM),例如随机存取存储器(randomaccessmemory,RAM);存储器142也可以包括非易失性存储器(non-volatilememory,NVM),例如只读存储器(read-onlymemory,ROM),快闪存储器(flashmemory),硬盘(harddiskdrive,HDD)或固态硬盘(solid-statedrive,SSD)或其他非暂态固态存储器件；存储器142还可以包括上述种类的存储器的组合。[0156]存储器142可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。可选包括相对于处理器141远程设置的存储器，这些远程存储器可以通过网络连接至处理[0157]一个或者多个模块存储在存储器142中，当被一个或者多个处理器141执行时，执行上述任意方法实施例中的芯片焊盘的信息提取方法，例如，执行以上描述的图4所示的各个步骤；也可实现图13的各个模块或单元的功能。[0158]在本申请实施例中，电子设备140还可以具有有线或无线网络接口、键盘以及输入输出接口等部件，以便进行输入输出，电子设备140还可以包括其他用于实现设备功能的部[0159]本申请实施例的电子设备以多种形式存在，在执行以上描述的图4所示的各个步[0160]本申请实施例还提供了一种计算机可读存储介质，例如包括程序代码的存储器，上述程序代码可由处