半导体分立器件和集成电路装调工(高级)考试题(附答案)

半导体分立器件和集成电路装调工(高级)考试题(附答案)一、单项选择题（每题1分，共30分。每题只有一个正确答案，错选、多选、未选均不得分）1.在硅基NPN晶体管共射放大电路中，若将发射极电阻RE短路，则下列参数变化正确的是A.电压增益Av下降，输入电阻Ri上升B.Av上升，Ri下降C.Av上升，Ri上升D.Av下降，Ri下降答案：B解析：短路RE→直流负反馈消失→IE↑→gm↑→Av↑；同时RE对交流信号短路→输入回路阻抗↓→Ri↓。2.用THB（高温高湿偏置）考核塑封器件密封性，85℃/85%RH条件下加偏压96h，试验后测得漏电流增大30%，其失效机理最可能是A.铝迁移B.金铝化合物Kirkendall空洞C.氯离子腐蚀铝条D.锡须短路答案：C解析：塑封料中Cl⁻在湿热偏压下形成电解液，铝被腐蚀生成Al(OH)₃，漏电流增大。3.在功率VDMOS器件中，若元胞(cell)密度由4Mcells/in²提高到8Mcells/in²，导通电阻Ron·A将A.增大到2倍B.减小到约0.7倍C.减小到约0.5倍D.基本不变答案：B解析：Ron·A∝1/(cell密度)^0.8，理论值0.57倍，但接触孔、金属层电阻上升，实测约0.7倍。4.对CMOS反相器进行Latchup测试，触发脉冲电流100mA，持续10μs，若保护环(guardring)间距由25μm缩小到15μm，则维持电压VH将A.上升约0.5VB.下降约0.5VC.上升约2VD.基本不变答案：A解析：保护环间距↓→寄生PNP/NPN基区宽度↓→β↓→维持电流↑→VH↑。5.在晶圆测试(wafersort)时发现某颗芯片VDD=5V时IDDQ=1.2mA，规范值<50μA，下列哪种缺陷最不可能A.栅氧针孔B.金属桥接C.多晶硅开路D.源漏结穿通答案：C解析：多晶硅开路导致断路，不会形成静态电流通路，其余均可产生漏电流。6.对GaNHEMT进行动态导通电阻测试，VDS=400V→0V脉冲，f=100kHz，占空比50%，若测试板接地电感增大5nH，则测得Ron_dynA.增大5%B.增大20%C.减小5%D.基本不变答案：B解析：接地电感↑→关断时负压过冲↑→电子陷阱俘获↑→Ron_dyn↑，实验经验每5nH约增20%。7.在引线键合(wirebonding)工序，若将Au线换成Cu线，相同拉力测试下，第二键合点(楔焊)失效率上升，最主要原因是A.Cu线硬度高，易裂硅层B.Cu易氧化，降低焊点强度C.Cu热膨胀系数大D.Cu电迁移严重答案：B解析：Cu表面瞬态氧化层阻碍金属间扩散，楔焊界面强度↓，拉力测试易脱键。8.对运算放大器进行输入失调电压VIO温漂测试，结果+2.5μV/℃，其最主要贡献来自A.输入级MOS阈值失配B.电流镜沟道长度调制C.负载电阻温度系数D.封装应力释放答案：A解析：输入对管阈值失配ΔVTH具有负温度系数，贡献>70%。9.在BCD工艺中，若将高压LDMOS漂移区长度缩短10%，击穿电压BV预计A.下降约8%B.下降约15%C.下降约3%D.基本不变答案：A解析：BV∝Ldrift^0.8，缩短10%→BV↓≈8%。10.对4bitFlashADC进行INL测试，参考电压5V，测得码值0100跳变点电压为1.26V，理想值1.25V，则该码值INL为A.+0.01LSBB.+0.04LSBC.+0.08LSBD.+0.16LSB答案：C解析：1LSB=5V/16=0.3125V，Δ=1.261.25=0.01V→INL=0.01/0.3125≈0.08LSB。11.在塑封后固化(PostMoldCure)工序，175℃×4h改为175℃×8h，则环氧模塑料玻璃化转变温度Tg将A.上升3~5℃B.下降3~5℃C.上升10℃以上D.基本不变答案：A解析：后固化促进交联，Tg略升，但已接近饱和，增幅3~5℃。12.对肖特基二极管进行正向浪涌测试，8.3ms半正弦电流100A，失效标准为ΔVF>10%，失效机理最先出现A.金属层熔开B.硅熔穿C.焊料疲劳D.塑料碳化答案：B解析：浪涌下芯片内部功耗密度最高，硅本征温度达~550℃，先熔穿。13.在晶圆背面减薄(waferbackgrinding)中，若Taiko工艺保留2mm环，减薄后50μm，则芯片翘曲(warpage)相比无TaikoA.增大30%B.减小70%C.增大2倍D.基本不变答案：B解析：Taiko环提供刚性支撑，翘曲↓约70%。14.对LDO进行负载瞬态测试，负载电流0→100mA阶跃，测得下冲(overshoot)120mV，主要改善措施A.增大输出电容ESRB.减小误差放大器尾电流C.增大功率管W/LD.降低基准电压答案：C解析：功率管跨导↑→环路带宽↑→瞬态响应↑，下冲↓。15.在SiCMOSFET栅氧工艺中，若氧化后NO退火改为N₂O退火，阈值电压Vth将A.上升0.3VB.下降0.3VC.上升1VD.下降1V答案：A解析：N₂O引入氮原子减少界面陷阱，固定正电荷↑→Vth↑。16.对DRAM进行数据保持时间(retentiontime)测试，85℃下1k单元失效时间分布中位值200ms，若温度降至45℃，中位值约A.1.6sB.3.2sC.6.4sD.12.8s答案：C解析：Arrhenius模型，激活能0.6eV，T↓40℃→寿命↑32倍→200ms×32≈6.4s。17.在FCBGA封装中，若将SnAgCu焊球直径从0.6mm减至0.4mm，相同板级跌落测试，失效率A.下降50%B.上升2倍C.上升5倍D.基本不变答案：C解析：焊球体积↓→应变能密度↑→跌落寿命↓约5倍。18.对ClassD音频功放进行EMI测试，载频500kHz，频谱尖峰出现在1.0GHz，最可能辐射源A.功率管开关节点B.栅驱动环地C.输出LC滤波器D.电源去耦电容答案：B解析：栅驱动回路面积↑→共模辐射↑，谐波达GHz。19.在晶圆级芯片尺寸封装(WLCSP)中，若重布线(RDL)铜厚从8μm减到5μm，导通电阻RDL约A.增大30%B.增大60%C.减小30%D.基本不变答案：B解析：R∝1/t，8→5μm，↑60%。20.对IGBT进行短路测试，VGE=15V，VCE=600V，短路时间10μs，失效前晶格温度最高区域A.集电区n漂移区B.发射极p+区C.栅氧下方n沟道D.缓冲层n+区答案：C解析：短路时电流密度集中沟道，功耗密度最高。21.在晶圆探针卡(probecard)中，若将钨针换成CoNi合金针，接触电阻RcA.下降20%B.上升10%C.下降50%D.基本不变答案：A解析：CoNi硬度高、表面氧化少，Rc↓约20%。22.对MEMS加速度计进行零偏温漂测试，结果0.3mg/℃，其主要来源A.压阻系数变化B.封装应力C.电容间隙热胀D.读出电路offset答案：B解析：封装材料CTE失配产生热应力，导致零偏漂移。23.在3DNAND工艺中，若将垂直沟道直径缩小5%，读取电流ID约A.下降5%B.下降10%C.下降20%D.下降30%答案：C解析：ID∝面积×迁移率，直径↓5%→面积↓9.75%，迁移率↓→综合↓≈20%。24.对PLL进行相位噪声测试，1MHz频偏处110dBc/Hz，若VCO增益KVCO从100MHz/V降至50MHz/V，则该频点噪声A.下降6dBB.上升6dBC.下降3dBD.基本不变答案：A解析：相位噪声∝(KVCO)²→↓2倍→↓6dB。25.在引线框架电镀中，若将纯Sn镀层改为SnBi(2%)合金，可抑制A.锡须B.电迁移C.热疲劳D.晶须答案：A解析：Bi原子抑制Sn晶格位错运动，锡须↓。26.对SiGeHBT进行总剂量辐射测试，γ射线500krad(Si)，电流增益β下降20%，其主要缺陷A.界面态B.氧化物电荷C.位移损伤D.热载流子答案：B解析：氧化物正电荷↑→基区表面耗尽↑→β↓。27.在晶圆切割(dicing)中，若将刀片转速从30krpm提高到50krpm，崩边(chipping)尺寸A.增大30%B.减小50%C.增大2倍D.基本不变答案：B解析：转速↑→切削力↓→崩边↓约50%。28.对LED进行老化测试，IF=350mA，Tj=85℃，1000h后光通量衰减5%，若Tj降至55℃，寿命(L70)约A.2khB.5khC.10khD.20kh答案：D解析：寿命∝exp(Ea/kT)，Ea=0.6eV，T↓30℃→寿命↑~20倍→20kh。29.在SOI工艺中，若将埋氧厚度从200nm减到100nm，浮体效应(floatingbody)导致阈值电压漂移A.增大50mVB.减小50mVC.增大200mVD.基本不变答案：A解析：埋氧↓→耦合↑→体电势↑→Vth↓，但短沟道效应↑→净漂移↑50mV。30.对ClassAB音频功放进行THD测试，1kHz1W输出，THD=0.01%，若将静态电流IQ从10mA提高到20mA，则THDA.下降50%B.上升50%C.下降10%D.基本不变答案：A解析：交越失真↓→THD↓约50%。二、多项选择题（每题2分，共20分。每题有两个或两个以上正确答案，多选、少选、错选均不得分）31.下列哪些措施可有效降低CMOS反相器动态功耗A.降低VDDB.减小负载电容C.提高阈值电压D.降低开关频率答案：ABD解析：Pdyn=αCV²f，与VTH无关。32.功率器件在并联使用时，导致电流不均的因素有A.阈值电压失配B.封装寄生电感差异C.温度梯度D.驱动电阻差异答案：ABCD解析：四项均影响静态/动态均流。33.下列属于晶圆级可靠性(WLR)测试项目A.热载流子注入(HCI)B.电迁移(EM)C.阈值电压漂移(BTI)D.焊球剪切答案：ABC解析：焊球剪切为封装级。34.在FCBGA回流焊中，产生枕头效应(headinpillow)的原因A.焊球氧化B.封装翘曲C.回流温度不足D.助焊剂活性不足答案：ABCD解析：四项均阻碍焊球与焊膏充分润湿。35.下列哪些测试可检测DRAM单元间串扰A.相邻单元写读扰动B.数据保持时间C.分布位线耦合D.折叠位线噪声答案：ACD解析：保持时间反映漏电，不直接测串扰。36.关于SiCMOSFET体二极管，下列说法正确A.反向恢复电荷Qrr远小于硅FRDB.正向压降约3VC.可反向导通D.存在双极退化答案：ACD解析：体二极管VF≈4~5V，B错误。37.在晶圆测试中使用perpin架构的优势A.并行测试效率高B.降低探针磨损C.可独立加压D.减少测试时间答案：ACD解析：探针磨损与架构无关。38.下列属于塑封料关键性能参数A.TgB.CTEC.弯曲模量D.离子含量答案：ABCD解析：四项均影响可靠性。39.对LDMOS进行UIS测试，失效模式包括A.寄生双极导通B.雪崩注入C.热击穿D.栅氧击穿答案：ABC解析：UIS为雪崩应力，栅氧不直接击穿。40.在3DIC中，TSV缺陷检测方法A.红外成像B.高频反射C.原子力超声D.电子束扫描答案：ABC解析：电子束用于表面，难测TSV内部空洞。三、判断题（每题1分，共10分。正确打“√”，错误打“×”）41.在功率MOS器件中，增加栅氧厚度可提高跨导。答案：×解析：gm∝Cox，厚度↑→Cox↓→gm↓。42.对LDO而言，输出电容ESR越小，环路稳定性越好。答案：×解析：ESR过小→零点消失→可能振荡。43.在晶圆背面金属化中，Ti/Ni/Ag结构里Ti层主要起粘附作用。答案：√44.对IGBT进行并联时，发射极串电阻有助于动态均流。答案：√45.在晶圆探针测试中，探针痕迹直径越大，铝垫越不易穿通。答案：×解析：痕迹大→压强大→更易穿通。46.对Flash存储器，程序/擦除循环次数与温度呈正相关。答案：×解析：温度↑→氧化层损伤↑→循环寿命↓。47.在引线键合中，第二键合点强度低于第一键合点。答案：√48.对MEMS器件，封装真空度越高，品质因数Q越高。答案：√49.在SiGeHBT中，Ge梯度可提高Early电压。答案：√50.对功率器件，雪崩击穿电压具有正温度系数。答案：√四、计算题（共20分，写出关键步骤与单位）51.某NPN晶体管在300K下，发射区掺杂NE=1×10²⁰cm⁻³，基区NB=1×10¹⁷cm⁻³，WB=0.5μm，电子扩散系数Dn=18cm²/s，忽略复合，求共基极电流增益α。（8分）解：注入效率γ≈1(NB/NE)(Dn/Dp)(WE/WB)≈1(1×10¹⁷/1×10²⁰)(18/8)(0.2/0.5)=10.00072=0.99928输运系数βT≈1(WB²/2Ln²)≈1(0.5²/2×35²)=0.9999α=γβT≈0.9992答案：0.99952.某CMOS反相器VDD=1.8V，负载电容CL=100fF，输入信号tr=tf=100ps，平均短路电流Isc=120μA，求总动态功耗Ptotal@500MHz。（6分）解：Psw=αCLVDD²f=0.5×100×10⁻¹⁵×1.8²×500×10⁶=81μWPsc=αIscVDD=0.5×120×10⁻⁶×1.8=108μWPtotal=81+108=189μW答案：189μW53.某功率