电子专业常见面试题目及及答案

电子专业常见面试题目及及答案1.数字电路中，时序逻辑电路与组合逻辑电路的本质区别是什么？实际设计中如何判断一个电路属于哪一类？时序逻辑电路的输出不仅取决于当前输入，还与电路过去的状态有关，核心特征是包含存储元件（如触发器、锁存器）；组合逻辑电路的输出仅由当前输入决定，无记忆功能。判断时，可观察电路是否包含反馈回路或存储单元。例如，加法器是典型的组合逻辑，其输出仅由两个加数决定；而计数器是时序逻辑，输出依赖于之前的计数状态。实际设计中，若电路存在时钟信号驱动的触发器，或状态寄存器，则属于时序逻辑；若仅由门电路构成且无记忆元件，则为组合逻辑。2.简述D触发器的工作原理，说明其在数字系统中的核心作用。D触发器是边沿触发的存储单元，在时钟（CLK）的上升沿（或下降沿，取决于具体型号）将输入D端的信号采样并保存到输出Q端。其工作分为两个阶段：当CLK为低电平时，输入D通过传输门进入主锁存器，但此时从锁存器保持原状态；当CLK上升沿到来时，主锁存器被锁定，从锁存器跟随主锁存器的状态，Q端更新为D的值。D触发器的核心作用是实现同步时序逻辑，确保整个系统在统一时钟控制下有序工作，是寄存器、计数器、状态机等数字模块的基础元件。例如，微控制器中的通用寄存器组即由大量D触发器构成，用于暂存运算数据。3.解释建立时间（SetupTime）和保持时间（HoldTime）的定义，设计中如何避免违反这两个时间约束？建立时间指在时钟有效边沿到来前，输入信号必须保持稳定的最小时间；保持时间指在时钟有效边沿到来后，输入信号必须保持稳定的最小时间。若建立时间不满足，触发器可能无法正确采样输入值；若保持时间不满足，可能导致输出亚稳态（Metastability）。设计中可通过以下方法避免违反：（1）优化时序路径，缩短信号传输延迟（如减少组合逻辑级数、使用更高速的逻辑门）；（2）调整时钟偏移（ClockSkew），通过时钟缓冲器或延迟线使关键路径的时钟边沿适当提前或滞后；（3）对于异步信号（如外部中断），采用多级同步器（如两级D触发器级联），将异步信号同步到系统时钟域，延长建立保持时间的容限；（4）利用EDA工具（如SynopsysDesignCompiler）进行时序分析，检查是否存在违反约束的路径，并通过重新布局布线或逻辑重构解决。4.模拟电路中，理想运算放大器的“虚短”和“虚断”成立的前提条件是什么？实际应用中需要注意哪些偏差？“虚短”（同相端与反相端电压近似相等）和“虚断”（输入电流近似为零）成立的前提是运放工作在线性区（即引入深度负反馈）。若运放处于开环或正反馈状态（如比较器模式），输出会饱和，此时“虚短”不成立。实际应用中需注意以下偏差：（1）输入失调电压（Vos）：实际运放两输入端存在微小电压差，导致输出偏移，可通过调零电路或选择低失调运放（如AD8628）补偿；（2）输入偏置电流（Ib）：运放输入级晶体管的基极电流会在反馈电阻上产生压降，影响精度，可通过配置同相端与反相端的外接电阻对称（Rin≈Rf∥Rg）来平衡；（3）有限开环增益（Aol）：理想运放Aol为无穷大，实际运放Aol约10^5~10^7，导致“虚短”存在微小误差，需根据精度要求选择高增益运放；（4）带宽限制：高频信号下运放增益下降，可能导致“虚短”失效，需考虑增益带宽积（GBW）的影响，例如设计1MHz带通放大器时，应选择GBW≥10MHz的运放。5.设计一个差分放大电路，要求抑制共模噪声，需重点考虑哪些参数？如何计算其共模抑制比（CMRR）？差分放大电路的核心是抑制共模信号（如电源噪声、地环路干扰），放大差模信号。设计时需重点考虑：（1）晶体管或运放的对称性：差分对管的β、Vbe、匹配精度直接影响共模抑制能力，实际中可选用集成差分对管（如LM394）或高精度运放（如AD620）；（2）发射极（或源极）公共电阻（Re或Rs）的大小：Re越大，共模负反馈越强，但受限于电源电压，通常用恒流源代替Re以提供高动态电阻；（3）反馈网络的匹配：若使用运放构成差分放大器（如仪用放大器），输入电阻和反馈电阻的精度需优于0.1%（如采用1%精度电阻需额外校准）。共模抑制比CMRR=20lg（Ad/Ac），其中Ad为差模电压增益，Ac为共模电压增益。对于双极型晶体管差分电路，Ad≈β(Rc∥RL)/(2rbe)，Ac≈-(Rc∥RL)/(2Re)（Re为公共发射极电阻），因此CMRR≈βRe/rbe。实际测量时，给输入端加共模信号Vcm，测输出共模电压Vout_cm，则Ac=Vout_cm/Vcm；给输入端加差模信号Vdm（如V1=+Vdm/2，V2=-Vdm/2），测输出差模电压Vout_dm，则Ad=Vout_dm/Vdm，最终计算CMRR。6.如何判断放大电路中反馈的类型（正/负反馈，电压/电流反馈，串联/并联反馈）？不同反馈类型对电路性能的影响是什么？判断步骤：（1）正/负反馈：假设输入信号增大，若反馈信号使净输入减小为负反馈，反之为正反馈（常用瞬时极性法：设输入为+，沿电路推导各点极性，看反馈到输入的极性）；（2）电压/电流反馈：若反馈信号取自输出电压（反馈网络与输出端并联）为电压反馈，取自输出电流（反馈网络与输出端串联）为电流反馈（可通过短路输出端判断：若反馈消失为电压反馈，否则为电流反馈）；（3）串联/并联反馈：若反馈信号与输入信号在输入端串联（以电压形式叠加）为串联反馈，并联（以电流形式叠加）为并联反馈（看反馈网络与输入端连接方式：串联则输入与反馈接不同节点，并联则接同一节点）。不同反馈的影响：（1）负反馈降低增益但提高稳定性，减小非线性失真，展宽频带；正反馈用于振荡电路，但可能导致自激；（2）电压反馈稳定输出电压，降低输出电阻；电流反馈稳定输出电流，提高输出电阻；（3）串联反馈提高输入电阻，适用于电压源输入；并联反馈降低输入电阻，适用于电流源输入。例如，运放构成的反相放大器是电压并联负反馈，输入电阻约为Rin，输出电阻接近0；同相放大器是电压串联负反馈，输入电阻极高（可达MΩ级）。7.简述STM32单片机GPIO口的几种工作模式及典型应用场景。STM32的GPIO支持以下模式（以F1系列为例）：（1）输入模式：①浮空输入（FloatingInput）：无上下拉，用于高阻态信号采集（如按键检测，需外部上拉/下拉）；②上拉输入（Pull-upInput）：内部上拉电阻使默认高电平，适用于按键接地的场景（按下时读低）；③下拉输入（Pull-downInput）：内部下拉电阻使默认低电平，适用于按键接VCC的场景（按下时读高）；④模拟输入（AnalogInput）：关闭数字输入缓冲，用于ADC采样（如采集温度传感器电压）。（2）输出模式：①推挽输出（Push-PullOutput）：高低电平直接驱动（高电平输出VCC，低电平输出GND），适用于驱动LED、继电器等需要强驱动能力的负载（最大输出电流约20mA）；②开漏输出（Open-DrainOutput）：仅低电平有效，高电平为高阻态，需外接上拉电阻，适用于I2C总线（多主设备需线与）、电平转换（上拉到不同电压）。（3）复用模式：GPIO被片上外设（如USART、SPI）控制，分为复用推挽（如USART的TX）和复用开漏（如I2C的SDA/SCL）。例如，驱动RGBLED时用推挽输出，I2C通信时用开漏输出并外接4.7kΩ上拉电阻，ADC采样温度传感器时用模拟输入模式。8.嵌入式系统中，如何优化中断服务程序（ISR）的执行时间？若ISR过长会导致哪些问题？优化ISR执行时间的方法：（1）减少ISR内的运算量，仅处理关键任务（如标记事件标志），将耗时操作（如数据处理、通信）放到主循环或任务中（RTOS下）；（2）避免在ISR中使用复杂函数（如浮点运算、字符串处理），改用查表或定点运算；（3）关闭不必要的中断嵌套（设置优先级），减少上下文切换开销；（4）优化编译器选项（如开启-O2优化），或直接使用汇编编写关键代码。ISR过长会导致：（1）实时性下降：高优先级任务无法及时响应，可能错过外部事件（如定时器溢出未及时清零导致计数错误）；（2）系统卡顿：主循环被中断频繁打断，用户交互（如按键响应）延迟；（3）堆栈溢出：ISR嵌套过深时，堆栈空间被快速消耗，导致程序跑飞；（4）功耗增加：CPU长时间处于活跃状态，无法进入低功耗模式（如STM32的Stop模式）。例如，在电机控制中，若编码器正交解码的ISR超过PWM周期，会导致转速计算滞后，影响闭环控制精度。9.设计一个基于555定时器的多谐振荡器，要求输出频率为1kHz，占空比为60%，需计算哪些元件参数？实际调试时输出频率偏差大，可能的原因是什么？多谐振荡器的频率计算公式为f=1.44/[(R1+2R2)C]，其中R1为充电电阻（接VCC到放电引脚7），R2为放电电阻（接放电引脚7到阈值引脚6），C为定时电容。占空比D=(R1+R2)/(R1+2R2)。要求f=1kHz，D=60%，则：由D=0.6=(R1+R2)/(R1+2R2)，得R1=2R2；代入频率公式：1000=1.44/[(2R2+2R2)C]=1.44/(4R2C)，即R2C=1.44/(4×1000)=0.36×10^-3s；假设C=100nF（0.1μF），则R2=0.36×10^-3/(0.1×10^-6)=3.6kΩ，R1=2R2=7.2kΩ（可选标准电阻7.5kΩ或3.3kΩ+3.9kΩ串联）。实际调试中频率偏差大的可能原因：（1）电阻/电容精度低（如使用5%精度电阻，C为电解电容容值偏差大）；（2）555内部比较器阈值电压偏差（理想为2VCC/3和VCC/3，实际受温度、电源电压影响）；（3）电源电压波动（VCC不稳定导致充放电时间变化）；（4）负载电容影响（输出端接有额外电容，如长导线的分布电容）；（5）555芯片型号差异（如NE555与LM555的工作温度范围、内部电阻精度不同）。10.通信协议中，I2C与SPI的主要区别有哪些？在多从机通信场景下，各自的优缺点是什么？主要区别：（1）接口线数：I2C仅需2根线（SCL时钟，SDA数据），支持多主多从；SPI需4根线（SCLK时钟，MOSI主发从收，MISO主收从发，CS片选），通常为单主多从。（2）通信方式：I2C为半双工，数据在SCL高电平期间保持稳定，通过从机地址（7位或10位）寻址；SPI为全双工（同步收发），通过CS引脚（低电平有效）选择从机。（3）传输速率：SPI速率更高（可达几十Mbps，如STM32的SPI最高18Mbps），I2C标准模式100kbps，快速模式400kbps，高速模式3.4Mbps。（4）拓扑结构：I2C为总线式（所有设备挂接在SCL/SDA上），需上拉电阻（4.7kΩ~10kΩ）；SPI为星型（每个从机独立CS线）。多从机场景下的优缺点：I2C的优点是节省引脚（2根线支持多个从机），缺点是速率较低，且所有从机共享总线，通信时需先发送地址，存在仲裁延迟；SPI的优点是速率高（全双工无地址开销），每个从机独立控制（CS线可快速切换），缺点是引脚消耗大（n个从机需n+3根线），且不支持多主通信（主设备需软件切换CS）。例如，在智能手表中，若需连接加速度计（I2C）、陀螺仪（I2C）、OLED（SPI），I2C适合低速传感器，SPI适合高速显示。11.简述基尔霍夫定律（KCL、KVL）的内容及适用范围，举例说明其在电路分析中的应用。基尔霍夫电流定律（KCL）：在任意时刻，流入电路中某一节点的电流之和等于流出该节点的电流之和（ΣI入=ΣI出），本质是电荷守恒。基尔霍夫电压定律（KVL）：在任意时刻，沿电路中任一闭合回路的电压降之和等于电压升之和（ΣU降=ΣU升），本质是能量守恒。两者适用于集总参数电路（尺寸远小于工作波长），不适用于分布参数电路（如高频传输线）。应用示例：分析一个包含两个电阻（R1=1kΩ，R2=2kΩ）和一个12V电源的串联电路。根据KVL，电源电压等于两电阻电压之和：V电源=V1+V2=I(R1+R2)，得电流I=12V/(1k+2k)=4mA，V1=4mA×1k=4V，V2=8V。若电路中存在一个节点连接三条支路（I1流入，I2、I3流出），根据KCL，I1=I2+I3，可结合欧姆定律计算各支路电流。12.设计一个直流稳压电源，输入为220V/50Hz交流电，输出为+12V/2A，需包含哪些功能模块？各模块的作用是什么？需包含以下模块：（1）电源变压器：将220V交流电降压为合适的交流电压（如15V，考虑整流滤波后的压降），隔离电网与后级电路。（2）整流电路：由二极管桥堆（如1N4007）构成，将交流电转换为脉动直流电（半波整流或全波整流，此处用全波整流效率更高）。（3）滤波电路：大容量电解电容（如2200μF/25V）并联在整流输出端，利用电容的充放电特性平滑脉动直流，降低纹波（纹波电压约Vr=I/(fC)，f=100Hz（全波整流后频率翻倍），C=2200μF时，Vr≈2A/(100×2200×10^-6)=9.1V，需后续稳压）。（4）稳压电路：采用线性稳压器（如LM7812）或开关稳压器（如LM2596）。LM7812为三端稳压器，输入需比输出高2~3V（即滤波后电压≥15V），输出12V，最大电流1A（需加散热片）；若需2A输出，应选择LM78H12（最大3A）或开关电源（效率高，发热小）。（5）保护电路：①过流保护（如保险丝，2.5A慢熔型）；②过压保护（如TVS二极管，钳位电压15V）；③输入防反接（串联二极管或MOS管）。（6）反馈电路（开关电源需要）：通过电阻分压采样输出电压，与基准电压（如TL431）比较，调整开关管占空比，稳定输出。13.FPGA设计中，如何处理跨时钟域（CDC）问题？常用的同步器设计有哪些？跨时钟域问题指信号在两个不同时钟域之间传输时，由于时钟频率或相位不同，可能导致触发器采样不稳定（亚稳态）或数据丢失。处理方法：（1）对控制信号（如使能、复位）采用同步器：①两级D触发器级联（同步器），第一级触发器采样异步信号，第二级在系统时钟下输出稳定信号（需满足建立保持时间）；②对于脉冲信号（宽度小于目标时钟周期），采用脉冲展宽电路（如用异或门检测边沿，提供目标时钟域的脉冲）。（2）对数据信号：①使用异步FIFO（FirstInFirstOut），发送端将数据写入FIFO（写时钟域），接收端从FIFO读取（读时钟域），通过空/满标志（经同步器处理）控制读写；②若数据位宽较窄（如4位），可使用握手协议（发送端置位“数据有效”信号，接收端同步该信号后读取数据，再回传“接收完成”信号）。常用同步器设计：（1）两级同步器：结构简单，适用于慢时钟域到快时钟域的单bit信号（如按键中断），但无法处理快到慢的情况（可能漏掉脉冲）；（2）边沿检测同步器：在两级同步器后加异或门，检测信号的上升沿或下降沿，适用于事件触发场景；（3）格雷码编码：多bit数据跨时钟域时，将二进制数据转换为格雷码（每次仅1bit变化），减少亚稳态风险（如计数器输出）；（4）异步FIFO：内部使用格雷码对读写指针编码，通过比较指针判断空满状态，是多bit数据跨时钟域的标准解决方案。14.解释ADC的分辨率、转换精度、采样率和信噪比（SNR）的定义，设计一个温度采集系统（需检测0~100℃，精度±0.5℃），如何选择ADC参数？分辨率：ADC能分辨的最小输入电压变化，通常用位数表示（如12位ADC的分辨率为Vref/2^12）。转换精度：实际输出值与理论值的最大偏差，包含失调误差、增益误差和非线性误差（常用LSB表示，如±0.5LSB）。采样率：ADC每秒完成的转换次数（SPS），需满足奈奎斯特准则（≥2倍信号最高频率）。信噪比（SNR）：信号功率与噪声功率的比值（dB），理想SNR≈6.02N+1.76dB（N为位数）。温度采集系统设计：（1）温度传感器选择：如PT100（铂电阻，0℃时100Ω，温度系数0.385Ω/℃），配合恒流源（如1mA）转换为电压信号（0℃时0.1V，100℃时0.1385V）；（2）信号调理：使用仪表放大器（如AD620）放大电压（增益G=100，使输出0.01~1.385V），并添加低通滤波器（截止频率1Hz，抑制50Hz工频干扰）；（3）ADC选择：①分辨率：温度精度±0.5℃对应电压变化ΔV=0.5℃×0.385Ω/℃×1mA×100=0.01925V。ADC需分辨的最小电压为0.01925V，假设参考电压Vref=3.3V，分辨率需满足3.3V/2^N≤0.01925V→2^N≥3.3/0.01925≈171.4，故N≥8位（256级），但为留余量，选12位ADC（4096级，3.3V/4096≈0.805mV，远小于0.01925V）；②转换精度：需≤±0.5℃，即电压误差≤0.01925V，ADC的总误差（失调+增益+非线性）应≤0.5LSB（12位时0.5×0.805mV≈0.402mV，满足要求）；③采样率：温度变化缓慢（假设最高变化频率0.1Hz），采样率≥0.2Hz即可（实际选10Hz足够）；④信噪比：12位ADC理想SNR≈6.02×12+1.76≈74dB，需确保调理电路噪声（如运放噪声）不超过ADC噪声（约Vref/(2^(N+1))=3.3V/8192≈0.403mV）。15.简述PCB设计中阻抗匹配的意义，哪些信号需要进行阻抗匹配？如何计算微带线的特性阻抗？阻抗匹配的意义是减少信号反射，确保信号完整性（SI）。当信号传输线的特性阻抗（Z0）与源端阻抗（Zs）、负载阻抗（Zl）不匹配时，反射系数Γ=(Zl-Z0)/(Zl+Z0)，反射信号会与入射信号叠加，导致振铃、过冲或欠冲，影响信号质量（尤其在高频或高速数字信号中）。需要阻抗匹配的信号：（1）高速数字信号（如DDR3的CLK、DQS，速率≥500Mbps）；（2）射频信号（如2.4GHzWi-Fi天线馈线）；（3）差分信号（如USB2.0的D+/D-，LVDS）；（4）长距离传输线（长度≥λ/10，λ为信号波长）。微带线（PCB表层走线，下方为参考平面）的特性阻抗计算公式（无耗线近似）：Z0=(87/√(εr+1.41))×ln(5.98h/(0.8w+t))其中，εr为介质层介电常数（FR4约4.5），h为走线到参考平面的距离（介质厚度），w为走线宽度，t为铜箔厚度（通常1oz=35μm，2oz=70μm）。实际设计中可使用SI9000等软件计算，或通过PCB厂家提供的阻抗控制表调整w和h（如50Ω微带线，εr=4.5，h=0.15mm，t=35μm，则w≈0.25mm）。16.嵌入式系统低功耗设计的常用策略有哪些？以STM32为例，说明如何配置时钟和外设以降低功耗。低功耗策略：（1）时钟管理：关闭未使用的时钟（如通过RCC寄存器禁用未用外设的时钟），使用低速时钟（如LSI32kHz用于RTC，HSI8MHz代替HSE8MHz减少外部晶振功耗）；（2）工作模式切换：根据需求进入低功耗模式（如STM32的睡眠模式、停止模式、待机模式），停止模式下关闭CPU和外设时钟，但保留SRAM和寄存器数据，功耗仅μA级；（3）外设配置：①ADC：关闭连续转换，仅在需要时触发单次转换；②UART：使用智能卡模式（低功耗）或关闭空闲时的接收；③GPIO：未使用的引脚设置为模拟输入（避免上拉/下拉电阻耗电）；（4）电源管理：使用动态电压调整（DVS），根据负载调整供电电压（如STM32的PWR寄存器设置调压器为低功耗模式）；（5）软件优化：减少循环等待，使用中断唤醒（如外部中断、RTC闹钟）代替轮询，缩短CPU活跃时间。以STM32F4为例，配置低功耗的步骤：（1）进入停止模式前，关闭所有不必要的外设时钟（RCC->AHB1ENR、APB1ENR、APB2ENR清零）；（2）设置PWR->CR的LPDS位（低功耗调压器），使调压器进入低功耗模式（电流从3mA降至0.4mA）；（3）选择唤醒源（如外部中断线10（按键）、RTC闹钟），配置EXTI->IMR使能中断，设置上升沿触发；（4）调用PWR_EnterSTOPMode(PWR_Regulator_LowPower,PWR_STOPEntry_WFI)进入停止模式；（5）唤醒时，HSI会自动启动（需重新配置时钟树，如从HSI16MHz分频到16MHz运行）。17.模拟电路中，频率补偿的作用是什么？常用的补偿方法有哪些？以运放构成的反相放大器为例，说明如何通过补偿消除自激。频率补偿的作用是改善放大电路的频率响应，防止因相位裕度不足导致的自激振荡（尤其在引入负反馈时，高频段相移可能超过180°，负反馈变为正反馈）。常用补偿方法：（1）主极点补偿（米勒补偿）：在运放的输出级与输入级之间并联补偿电容Cc，将主极点频率降低（f_p1=1/(2πCcRout)），展宽增益带宽积，同时抑制高频极点的影响；（2）极点分裂补偿：通过电容Cc将第一极点下移，第二极点上移，增大相位裕度；（3）超前补偿：在反馈网络中串联RC支路（超前网络），在高频段引入超前相位，抵消电路的滞后相移；（4）阻尼电容补偿：在负载端并联小电容（几pF到几十pF），降低负载电感引起的谐振峰。反相放大器自激消除示例：运放开环增益A(jω)的相位裕度不足（如<45°），在反馈电阻Rf上并联补偿电容Cf（米勒补偿）。Cf与Rf构成滞后网络，使反馈系数β(jω)在高频段下降，从而闭环增益Acl(jω)=A(jω)/(1+A(jω)β(jω))的高频段增益提前下降，确保在相移180°时，|A(jω)β(jω)|<1（即增益裕度>0dB）。计算Cf时，需根据运放的开环增益曲线和闭环带宽要求，通常Cf=1/(2πRf×f_c)，其中f_c为闭环截止频率。18.简述CAN总线的仲裁机制，为何CAN总线适合汽车电子场景？CAN总线采用非破坏性位仲裁机制：（1）所有节点通过CAN_H和CAN_L差分线连接，显性位（逻辑0，CAN_H-CAN_L=2V）优先级高于隐性位（逻辑1，差分为0V）；（2）当多个节点同时发送数据时，各节点在发送的同时监听总线，若发现发送的位与总线实际位不同（如发送隐性但总线为显性），则退出仲裁，优先级高的节点（ID小的节点）继续发送；（3）仲裁发生在帧ID字段（标准帧11位，扩展帧29位），ID越小优先级越高。适合汽车电子的原因：（1）高可靠性：差分传输抗干扰（汽车环境存在电机、点火系统的电磁干扰），CRC校验（15位）和错误检测（位错误、填充错误、CRC错误）机制；（2）多主通信：任意节点可在总线空闲时发送数据，适应汽车中多个ECU（发动机控制单元、ABS、仪表）的协同工作；（3）实时性：仲裁机制确保高优先级消息（如刹车信号）优先传输，延迟可预测；（4）灵活拓扑：总线长度可达10km（速率5kbps），节点数最多110个，满足汽车内部复杂的布线需求；（5）低功耗：总线空闲时处于隐性状态（无电流），节点可进入睡眠模式（如STM32的CAN睡眠模式）。19.设计一个基于Arduino的环境监测系统，需测量温度、湿度、光照强度，要求数据通过Wi-Fi上传至云平台，列出硬件选型和软件设计步骤。硬件选型：（1）主控：ArduinoUno（ATmega328P，成本低，开发简单）或ESP8266/ESP32（集成Wi-Fi，如ESP32-WROOM-32，支持双频Wi-Fi，性能更强）；（2）传感器：①温度湿度：DHT11（精度±2℃，±5%RH，低成本）或SHT30（精度±0.3℃，±2%RH，I2C接口）；②光照强度：BH1750（I2C接口，量程0-65535lux）或光敏电阻（需ADC采样，精度较低）；（3）通信模块：若用ArduinoUno，需外接ESP8266模块（如ESP-01，UART接口）；若用ESP32，无需额外模块；（4）电源：3.3V/5V电源（如锂电池+TP4056充电模块，或MicroUSB供电）；（5）其他：PCB板、杜邦线、天线（ESP32内置天线或外接增益天线）。软件设计步骤：（1）传感器驱动：①DHT11：使用AdafruitDHT库，调用dht.readTemperature()和dht.re