(2025年)国开期末考试《计算机组成原理》机考试题及答案

(2025年)国开期末考试《计算机组成原理》机考试题及答案一、单项选择题（每题2分，共30分）1.若某数在机器中表示为11111111B，当该数为补码时，其十进制真值为（）。A.-1B.-127C.-128D.2552.已知X=+101010B，Y=-110011B，用补码一位乘法（Booth算法）计算[X×Y]补时，符号位参与运算的步骤数为（）。A.6次B.7次C.5次D.4次3.某指令系统中，操作码字段占6位，地址码字段占10位，若采用扩展操作码技术，当三地址指令有60条时，最多可设计的二地址指令数为（）。A.4B.8C.16D.324.某DRAM芯片容量为4M×16位，其地址引脚数至少需要（）。（假设行列地址复用）A.12B.13C.14D.155.某计算机主存地址空间为4GB，按字节编址，Cache采用4路组相联映射，块大小为64B，Cache总容量为256KB。则主存地址中组号字段的位数为（）。A.10B.11C.12D.136.下列关于总线仲裁的描述中，错误的是（）。A.链式查询方式中，离总线控制器越近的设备优先级越高B.计数器定时查询方式中，计数器初始值可动态调整以改变优先级C.独立请求方式中，每个设备有独立的请求线和授权线D.分布式仲裁不需要中央仲裁器，所有设备共同参与仲裁7.某CPU的时钟频率为3GHz，某指令流水线有5个阶段，各阶段延迟分别为0.3ns、0.4ns、0.5ns、0.3ns、0.5ns。则该流水线的最大吞吐率为（）。A.2×10^9条/秒B.2.5×10^9条/秒C.3×10^9条/秒D.3.5×10^9条/秒8.下列关于微程序控制器的描述中，正确的是（）。A.微指令的地址由程序计数器（PC）提供B.控制存储器（CM）通常用RAM实现C.微程序的入口地址由机器指令的操作码字段经译码产生D.水平型微指令比垂直型微指令的并行操作能力弱9.若浮点数格式为：阶码4位（含1位符号位，移码表示），尾数10位（含1位符号位，补码表示），基数为2。则可表示的最小负尾数为（）。A.-(1-2^-9)B.-1C.-(1-2^-10)D.-2^-910.下列输入输出方式中，CPU效率最高的是（）。A.程序查询方式B.中断方式C.DMA方式D.通道方式11.某计算机的指令系统中，LOAD指令的功能是将主存数据加载到寄存器，其微操作序列为：PC→MAR，1→R，M(MAR)→MDR，MDR→IR，OP(IR)→微地址形成部件；随后需完成有效地址计算（形式地址+基址寄存器内容），再访问主存获取操作数，最后存入目标寄存器。该微操作序列中，属于取指阶段的是（）。A.PC→MAR，1→R，M(MAR)→MDR，MDR→IRB.OP(IR)→微地址形成部件C.有效地址计算D.访问主存获取操作数12.下列关于奇偶校验的描述中，正确的是（）。A.奇校验能检测所有奇数位错误B.偶校验能检测所有偶数位错误C.奇偶校验能定位错误位D.奇偶校验码的编码效率为数据位/(数据位+校验位)13.某计算机的主存与Cache采用全相联映射，块大小为32B，主存容量为256MB，Cache容量为8KB。若采用LRU替换策略，当访问主存地址0x123456时，该地址对应的Cache行标记字段为（）。（地址为十六进制，按字节编址）A.0x1234B.0x12345C.0x123456D.0x123456014.下列关于指令流水线数据冒险的描述中，错误的是（）。A.写后读（RAW）冒险是最常见的冒险类型B.读后写（WAR）冒险可通过寄存器重命名解决C.写后写（WAW）冒险仅发生在动态调度流水线中D.数据旁路（转发）技术可解决部分RAW冒险15.某32位计算机的地址线为36位，按双字（64位）编址，其主存最大容量为（）。A.2^36BB.2^36×8BC.2^34×8BD.2^34B二、填空题（每空2分，共20分）1.若[X]补=10110100B，则X的原码为________，X的真值为________（十进制）。2.海明码的校验位个数r与数据位个数k需满足的关系是________；若k=8，则r至少为________。3.某磁盘存储器转速为7200转/分，平均寻道时间为8ms，每个磁道有200个扇区，每个扇区512B，则数据传输率为________，平均访问时间约为________（保留两位小数）。4.微程序控制器中，微指令的编码方式主要有________、________和混合编码。5.指令流水线的“气泡”是由于________导致的，解决控制冒险的常用方法有________、________等。三、简答题（每题6分，共30分）1.简述冯·诺依曼计算机的基本结构与工作原理。2.说明补码加减法运算中“模运算”的意义，并举例说明如何判断溢出（采用双符号位法）。3.比较同步总线与异步总线的优缺点，各举出一种典型总线实例。4.分析Cache命中率的影响因素，并说明如何提高命中率（至少列出3点）。5.简述指令流水线中“结构冒险”的定义，举例说明其产生原因及解决方法。四、分析计算题（共20分）1.（5分）某计算机的指令格式如下：操作码（6位）基址寄存器（4位）变址寄存器（4位）偏移量（12位）其中，有效地址=基址寄存器内容+变址寄存器内容+偏移量。（1）该指令的操作数采用何种寻址方式？（2）若基址寄存器内容为0x2000，变址寄存器内容为0x0500，偏移量为0x00A0（均为十六进制），计算有效地址（十六进制）。2.（5分）某主存-Cache系统参数如下：主存容量256MB，块大小64B，Cache容量16KB，4路组相联映射，采用写回法，每个Cache行有1位有效位和1位脏位。计算Cache的总位数（要求写出计算步骤）。3.（5分）已知浮点数X=2^3×(+11/16)，Y=2^5×(-7/8)（基数为2），按IEEE754单精度浮点数格式（符号位1位，阶码8位移码，尾数23位隐含最高位1的原码）计算X+Y（要求写出规格化步骤）。4.（5分）某4段指令流水线各段延迟为Δt，连续输入5条指令，其中第2条指令与第1条指令存在RAW冒险（需等待2个Δt），第4条指令与第3条指令存在控制冒险（需插入1个气泡）。画出流水线时空图，并计算实际吞吐率（指令数/总时间）。答案一、单项选择题1.A2.B3.A4.B5.B6.D7.A8.C9.B10.D11.A12.A13.A14.C15.D二、填空题1.11001100B；-762.2^r≥k+r+1；43.7200/60×200×512=12,288,000B/s（或12MB/s）；8+0.5×(60/7200×1000)+(60/7200×1000)/200≈8+4.17+0.04≈12.21ms4.直接编码（直接控制）；字段间接编码（字段直接编码）5.分支指令或异常；分支预测；延迟分支三、简答题1.基本结构：由运算器、控制器、存储器、输入设备、输出设备五大部件组成。工作原理：采用存储程序概念，程序和数据以二进制形式存于存储器中，控制器逐条取出指令并分析，控制各部件协调操作，完成数据处理。2.模运算意义：补码运算通过模运算自动处理符号位和数值位的统一计算，无需额外处理符号。双符号位法：用两位符号位（00为正，11为负），运算结果符号位为01（正溢出）或10（负溢出）。例：[X]补=001100，[Y]补=001000，相加得010100，符号位01，正溢出。3.同步总线：所有设备共享时钟，传输周期固定，控制简单但灵活性差（如PCI总线）。异步总线：无统一时钟，通过“请求-应答”握手信号协调，适应不同速度设备但控制复杂（如RS-232）。4.影响因素：Cache容量、块大小、映射方式、替换策略、程序局部性。提高方法：增大Cache容量（需权衡成本）、优化块大小（平衡空间局部性与失效率）、采用组相联映射（折中全相联与直接映射）、改进替换策略（如LRU接近最优）。5.结构冒险：因硬件资源冲突，同一时钟周期多条指令争用同一资源。例：取指阶段与访存阶段同时访问主存。解决方法：增加资源（如指令Cache与数据Cache分离）、插入气泡（暂停后续指令）。四、分析计算题1.（1）基址+变址+偏移寻址（组合寻址）；（2）0x2000+0x0500+0x00A0=0x25A02.Cache组数=16KB/(4×64B)=16×1024/(4×64)=64组。每组4行，每行数据位64B=512位，标记位=主存地址位数-块内地址位数-组号位数。主存地址38位（256MB=2^28B，按字节编址为28位？更正：256MB=2^28B，块大小64B=2^6B，组号位数=log2(64)=6位，故标记位=28-6-6=16位（块内地址6位，组号6位）。每行总位数=512（数据）+16（标记）+1（有效）+1（脏）=530位。Cache总位数=64组×4行×530位=135,680位（或16.96KB）。3.X=2^3×(1+0.011)=2^3×1.011（二进制），阶码E=3+127=130=10000010B，尾数=011000…（后补0至23位），故X的IEEE754格式：01000001001100000000000000000000。Y=2^5×(-111/1000)=2^5×(-1.11)，阶码E=5+127=132=10000100B，尾数=110000…，符号位1，故Y格式：11000010011000000000000000000000。对阶：X阶码130，Y阶码132，X尾数右移2位得0.01011×2^5，符号位0。