半导体镀膜工艺工程师考试试卷及答案

半导体镀膜工艺工程师考试试卷及答案一、填空题（共10题，每题1分）1.物理气相沉积（PVD）的两种主要技术是______和______。2.化学气相沉积（CVD）中，反应气体在______下发生化学反应生成薄膜。3.1torr≈______Pa（真空度单位换算）。4.沉积SiO₂的CVD前驱体常使用______（写1种）。5.提高衬底温度通常会______薄膜致密度（填“增加”/“降低”）。6.溅射镀膜常用的惰性气体是______。7.ALD的核心是______反应（具有自限制特性）。8.薄膜应力分为拉应力和______。9.PECVD通过引入______降低反应温度。10.沉积铜薄膜常用的PVD技术是______。二、单项选择题（共10题，每题2分）1.以下不是PVD技术的是？A.蒸发镀膜B.磁控溅射C.ALDD.离子镀2.LPCVD的主要优势是？A.沉积速率极高B.台阶覆盖性好C.设备成本极低D.反应温度极低3.磁控溅射相比普通溅射的优势是？A.靶材利用率高B.无等离子体污染C.可沉积所有材料D.温度最低4.ALD每个循环通常包含几个步骤？A.1B.2C.3D.45.沉积Si₃N₄常用的前驱体是？A.TEOSB.SiH₄C.NH₃D.O₂6.真空系统的作用不包括？A.防氧化B.减少杂质C.提高速率D.降低反应温度7.薄膜厚度测量不用的方法是？A.台阶仪B.椭偏仪C.XRDD.SEM8.PECVD沉积SiO₂的反应气体是SiH₄和？A.N₂B.O₂C.NH₃D.CH₄9.栅极绝缘层常用薄膜是？A.SiO₂B.Al₂O₃C.Si₃N₄D.Cu10.沉积高熔点金属（钨）常用蒸发源是？A.电阻式B.电子束式C.高频感应式D.激光式三、多项选择题（共10题，每题2分）1.属于CVD工艺的有？A.LPCVDB.PECVDC.ALDD.磁控溅射2.影响薄膜均匀性的因素有？A.衬底温度分布B.气体流量均匀性C.靶材均匀性D.真空度稳定性3.ALD的特点是？A.原子级厚度控制B.优异台阶覆盖性C.自限制反应D.沉积速率极高4.可沉积金属薄膜的技术有？A.蒸发镀膜B.磁控溅射C.PECVDD.离子镀5.薄膜性能参数包括？A.厚度B.应力C.电阻率D.致密度6.真空镀膜系统组成包括？A.真空腔室B.抽气系统C.电源系统D.气体控制系统7.等离子体在PECVD中的作用是？A.激活反应气体B.降低温度C.提高速率D.改善附着力8.沉积TiN常用的材料有？A.TiCl₄B.Ti靶C.NH₃D.O₂9.杂质污染来源包括？A.真空残留气体B.靶材杂质C.衬底污染D.反应气体杂质10.关于薄膜应力的正确说法是？A.拉应力使薄膜收缩B.压应力使薄膜膨胀C.应力过大易开裂D.退火可调节应力四、判断题（共10题，每题2分）1.PVD无化学反应，仅物理过程。（）2.ALD可沉积厚度<1nm的薄膜。（）3.磁控溅射靶材必须导电。（）4.LPCVD温度比PECVD高。（）5.蒸发镀膜靶材利用率比磁控溅射高。（）6.薄膜电阻率与厚度无关。（）7.PECVD功率越高，沉积速率一定越高。（）8.真空度越高，杂质污染越少。（）9.铜互连需先沉积TiN种子层。（）10.台阶覆盖性指薄膜在台阶处的沉积均匀性。（）五、简答题（共4题，每题5分）1.简述PVD与CVD的核心区别。2.ALD的核心原理是什么？3.影响PECVD沉积SiO₂质量的主要因素？4.为什么镀膜工艺需控制衬底温度？六、讨论题（共2题，每题5分）1.铜互连替代铝互连的镀膜挑战及解决方法？2.3nm以下工艺中ALD的应用前景及挑战？---答案部分一、填空题1.蒸发镀膜；溅射镀膜2.衬底表面3.133.3224.TEOS（或SiH₄）5.增加6.氩气（Ar）7.表面饱和8.压应力9.等离子体10.磁控溅射二、单项选择题1.C2.B3.A4.B5.C6.D7.C8.B9.A10.B三、多项选择题1.ABC2.ABCD3.ABC4.ABD5.ABCD6.ABCD7.ABCD8.ABC9.ABCD10.ABCD四、判断题1.对2.对3.错4.对5.错6.错7.错8.对9.对10.对五、简答题1.PVD与CVD核心区别：PVD通过物理过程（蒸发/溅射）转移靶材原子，无化学反应；CVD通过气相化学反应在衬底表面成膜。PVD靶材利用率低、台阶覆盖性差、温度低；CVD台阶覆盖性优异、可沉积复杂成分膜、温度较高（LPCVD）或较低（PECVD）。PVD多用于金属膜，CVD多用于绝缘/半导体膜。2.ALD核心原理：基于表面饱和反应，每个循环含2个独立前驱体脉冲：①衬底吸附第一个前驱体（单原子层饱和），purge多余气体；②通入第二个前驱体，与吸附物反应成膜，再purge。循环重复实现原子级厚度控制，台阶覆盖性优异，适合纳米尺度沉积。3.PECVD沉积SiO₂的影响因素：①反应气体比（SiH₄/O₂影响Si/O比）；②等离子体功率（过高易产生缺陷）；③衬底温度（升高致密度增加，过高损伤衬底）；④真空度（影响气体分布）；⑤电极间距（影响等离子体均匀性）。这些因素决定薄膜致密度、应力、电阻率。4.控制衬底温度的原因：①致密度：温度升高原子迁移率增加，膜更致密；②附着力：适当温度增强膜与衬底结合力；③应力：温度变化改变应力类型（高温易压应力）；④结晶性：高温使非晶膜结晶（如多晶硅）；⑤杂质：高温解吸衬底杂质，减少污染。过高温度会损伤衬底，需平衡控制。六、讨论题1.铜互连的镀膜挑战及解决方法：挑战：①铜扩散（污染硅衬底）；②铜与SiO₂附着力差；③深宽比结构填充难。解决：①沉积Ta/TaN阻挡层（ALD/磁控溅射）；②先镀Cu种子层（磁控溅射），再电镀填充；③CMP去除多余铜实现平坦化。优化工艺参数（温度、流量）提高阻挡层均匀性。2.3nm以下ALD的前景及挑战：前景：①原子级厚度控制（适合栅极氧化层HfO₂）；②