【《逐次逼近模数转换器各功能模块设计与仿真分析案例》3200字】

逐次逼近模数转换器各功能模块设计与仿真分析案例目录TOC\o"1-3"\h\u2607逐次逼近模数转换器各功能模块设计与仿真分析案例 1258551.1引言 1288051.2采样保持模块 1142791.3数模转换器模块 3111201.4比较器模块 480181.4.1预放大锁存比较器 555101.4.2时间域比较器 6169111.5逻辑控制模块 91.1引言逐次逼近模数转换器的主要功能模块有采样保持模块，数模转换器模块，比较器模块，以及数字控制模块。本章节将会以4位逐次逼近模数转换器为例，详细介绍这些内部模块的工作机制和原理，并通过模拟仿真软件，还原各模块工作时的输入输出关系。本次毕业设计中所使用的电路设计软件是CadenceVirtuoso，使用的仿真软件是CandenceSpectre，使用的工艺库为TSMC65nm工艺带参数库。1.2采样保持模块采样保持模块在逐次逼近模数转换器中主要负责对输入信号进行采样与保持。采样保持模块主要由电阻、电容和控制开关构成，如图4-1采样保持模块示意图所示。图4-1采样保持模块示意图示意图Figure4-1StructureofSample-HoldCircuit该电路中使用的电容值很小，因此电容的充放电速度很快，当开关闭合时，输出电压将跟随输入电压变化而变化，一直与输入电压大小相同，该状态称为采样状态；当开关断开时，电容开始放电，由于在逐次逼近模数转换器中采样保持模块的输出接的是比较器，阻抗接近无穷大，因此输出电压值在一段时间内仍会保持在开关断开那一刻的输入电压值，该状态称为保持状态。本论文中设计仿真的采样保持模块和其仿真结果如图4-2采样保持模块原理图和图4-3采样保持模块仿真结果图所示。图4-2采样保持模块原理图Figure4-2SchematicofSample-HoldCircuit图4-3采样保持模块仿真结果图Figure4-3SimulationResultofSample-HoldCircuit其中，控制开关是简单的传输门结构，当时钟信号输入为高电平时开关闭合，低电平是断开，并使用90G欧姆电阻模拟后端比较器的输入阻抗。从图4-3中可以看出，仿真结果符合理论分析，当时钟信号为高电平时，输出电压跟随输入电压变化，当时钟信号为低电平时，输出电压被保持，同时可以发现当时钟信号由低电平切换为高电平后，输出电压在经过一段时间后才与输入电压相等，这是由于切换状态后电容需要重新进行充放电，该时间被称为采样保持模块的孔径延时，是衡量采样保持模块性能的重要参数指标。1.3数模转换器模块数模转换器模块在逐次逼近模数转换器中主要负责根据数字控制模块的控制信号输出参考电压，常用的数模转换器主要分为电容型和电阻型两大类，他们分别是通过电容和电阻的分压原理来进行数字信号到模拟信号的转换。本节中对四位电阻型数模转换器进行了仿真，其结构如图4-4电阻型数模转换器示意图所示。图4-4电阻型数模转换器示意图Figure4-4StructureofR2RDAC图4-4中展示的电阻型数模转换器仅由阻值为R和2R的电阻构成，因此也称为R2R数模转换器。以D0输入高电平，其他端口输入低电平为例，分析该数模转换器的输出，其中规定高电平为输入参考电压Vref，低电平为输入地。首先观察蓝色虚线框中的电路结构，根据戴维宁等效电源定理，可以将其等效为一个12Vref的电压源串联一个阻值为2R的电阻，此时红色虚线框中的电路结构将变得与蓝色虚线框中一样，区别仅是输入电压从Vref变为了12Vref，因此可以使用同样的方法进行等效电路转换，经过多次等效，就可以得到输出电压Vout大小为通过使用戴维宁等效电源定理，可以快速计算出任何输入情况下的输出电压大小，具体输入输出关系如下：Vout=以阻值为1kΩ的电阻搭建R2R数模转换器，进行仿真测试，电路原理图和仿真结果如图4-5电阻型数模转换器原理图和图4-6电阻型数模转换器仿真结果图所示，其中高电平参考电压设为1V。图4-5电阻型数模转换器原理图Figure4-5SchematicofR2RDAC图4-6电阻型数模转换器仿真结果图Figure4-6SimulationResultofR2RDAC从图4-6中可以看出，电路的仿真结果与理想公式推导的结果非常接近，不过由于电阻型数模转换器对电阻精度的要求比较高，在实际生产中需要注意工艺造成的误差，并对电阻进行误差校正处理。1.4比较器模块比较器模块在逐次逼近模数转换器中的主要功能是比较输入电压与数模转换器输出的参考电压大小，比较结果将同时作为模数转换器的输出结果以及数字控制模块的输入。1.4.1预放大锁存比较器传统的比较器中最常见的结构是预放大锁存结构，其主要包括数个前置放大器和一个锁存器，如图4-7预放大锁存比较器结构图所示。图4-7预放大锁存比较器结构图Figure4-7StructureofPreamplifier-LatchComparator该结构中前置放大器的作用是通过其高增益将两个输入信号幅值差距放大至能被电源电压切顶，从而使输出固定为等同于电源电压的高电平或是等同于地的低电平，为了可以分辨出幅值差距更小的差分信号，即提高比较器的精度，往往会采用多个放大器级联的结构，来提升整体的增益。在多个前置放大器的基础上加上具有正反馈的锁存器则可以使比较器具有一定迟滞效应，提高了比较器的性能。本论文中设计仿真的预放大锁存比较器结构和仿真结果如图4-8预放大锁存比较器原理图和图4-9预放大锁存比较器仿真结果图所示。图4-8预放大锁存比较器原理图Figure4-8SchematicofPreamplifier-LatchComparator图4-9预放大锁存比较器仿真结果Figure4-9SimulationResultofPreamplifier-LatchComparator本次仿真中使用的电压vch为直流0.7V，pch为在直流0.7V上的基础叠加30mV的交流电压，通过图4-9可以看出该预防大锁存比较器至少可以分辨30mV的电压差距，而四位模数转换器的精度是62.5mV，因此该比较器可以用于四位逐次逼近模数转换器。1.4.2时间域比较器传统的比较器如上文提到的预放大锁存比较器主要依赖于晶体管在线性区的工作状态，也就是所谓的模拟元件。众所周知，模拟元件受工艺影响大，同样结构的预放大锁存比较器，如果180nm工艺下进行制作可以正常工作，则经过等比例缩放至60nm工艺下进行制作后基本无法正常工作，需要考虑许多因尺寸缩小带来的二阶效应，并进行结构上的更改，因此在工艺迭代中会耗费更多的设计成本。而逐次逼近模数转换器中其他模块均为数字元件，如果将比较器模块也数字化，则逐次逼近模数转换器将完全数字化。完全由数字电路构成的结构基本不会受工艺进步导致的二阶效应影响，并且其性能随工艺进步呈线性提高，可以更好地利用工艺进步带来的优势。Angnes等人就首先在2008年的ISSCC会议上提出了一种基于时间域的数字化比较器[13]，其结构如图4-10时间域比较器结构图所示。图4-10时间域比较器结构图Figure4-10StructureofTime-DomainComparator这种时间域比较器的主要思想是通过不同电压对电容的充放电时间会有所不同，从而判断出电压的大小。以图4-10为例，若V1大于V2，则下部分电压会早于上部分电压达到D触发器对低电平的判断点，即当OUTN处电压触发判定了D触发器的下降沿时，OUTP此时被判断为高电平，被D触发器锁存，OUT将输出高电平；反之，OUTN处电压触发下降沿时，OUTP处电压必已低于低电平的判断点，D触发器锁存低电平并输出，如图4-11时间域比较器工作状态图所示。图4-11时间域比较器工作状态图Figure4-11WorkingStatesofTime-DomainComparator本论文中设计仿真的时间域比较器结构和仿真结果如图4-12时间域比较器原理图和图4-13时间域比较器仿真结果图所示。图4-12时间域比较器原理图Figure4-12SchematicofTime-DomainComparator图4-13时间域比较器仿真结果图Figure4-13SimulationResultofTime-DomainComparator同样地，可以看出该时间域比较器可以分辨30mV的电压差。1.5逻辑控制模块逻辑控制模块的主要功能是根据比较器模块的输出结果，控制数模转换器的输入信号，从而改变其输出参考电压的大小，使参考电压不断逼近输入电压。逻辑控制模块主要由D触发器构成，根据不同的时钟，对输入信号进行处理。通过分析逐次逼近的原理可以得出，当每一个新的时钟到来时，逻辑控制模块首先将数模转换器的下一个输入端口置高电平，同时根据上一次的比较结果决定是将当前数模转换器的输入端口锁存为高电平还是锁存为低电平。根据这个逻辑搭建由D触发器和与门构成的控制电路，如图4-14单输出位逻辑控制电路图与图4-15四位逻辑控制模块电路图所示图4-14单输出位逻辑控制电路图Figure4-14StructureofSingle-OutputLogicControl