【2025年】数字电路期末试题及答案

【2025年】数字电路期末试题及答案一、选择题（每题3分，共24分）1.已知逻辑函数F=AB+AC+BC，其最小项表达式为（）。A.∑m(3,5,6,7)B.∑m(2,4,5,7)C.∑m(1,3,6,7)D.∑m(0,2,4,7)2.三态门输出的三种状态中不包括（）。A.高电平B.低电平C.高阻态D.悬浮态3.某4位二进制计数器的状态转换为0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→0000，则该计数器为（）。A.同步十进制计数器B.异步十进制计数器C.同步十二进制计数器D.异步十二进制计数器4.若用n位ROM存储一个3变量逻辑函数的全部可能取值，则n至少为（）。A.3B.8C.16D.65.以下触发器中，仅需两个输入信号即可实现状态翻转的是（）。A.RS触发器（约束RS=0）B.D触发器C.JK触发器D.T触发器6.某组合逻辑电路在输入信号A、B由01→10跳变时出现输出干扰脉冲，这一现象称为（）。A.竞争B.冒险C.延迟D.振荡7.555定时器构成单稳态触发器时，若外接电阻R=10kΩ，电容C=1μF，则输出脉冲宽度约为（）。（取ln3≈1.1）A.11msB.1.1msC.110msD.0.11ms8.要实现逻辑函数F=A⊕B⊕C，最简方案是使用（）。A.3个异或门级联B.2个异或门级联C.与非门和或非门组合D.同或门与非门组合二、填空题（每空2分，共20分）1.逻辑函数F=AB+A’C的反函数F’=__________（用与或式表示）。2.若两个逻辑函数的卡诺图中1的位置完全相同，则它们的关系是__________。3.某同步时序电路的状态方程为Q₁ⁿ⁺¹=Q₂ⁿ，Q₂ⁿ⁺¹=Q₁ⁿ⊕Q₂ⁿ，初始状态Q₂Q₁=00，则第3个时钟脉冲后状态为__________。4.74LS138是3线-8线译码器，其使能端有效时（S₁=1，S₂’=S₃’=0），输出Y₅’=0的条件是输入A₂A₁A₀=__________（A₂为最高位）。5.用4位二进制计数器74LS161构成模9计数器，若采用同步置数法（置数端LD’有效时并行置数），则置数信号应取自状态__________。6.施密特触发器的主要特性是__________，常用于波形整形和阈值检测。7.某D/A转换器的分辨率为10位，基准电压VREF=-5V，则输出电压的最小步进量为__________mV（保留1位小数）。8.组合逻辑电路的竞争冒险是由于__________引起的。9.主从JK触发器在CP=1期间若输入信号发生多次翻转，可能导致__________现象。10.用555定时器构成多谐振荡器时，若充电时间常数为R₁C，放电时间常数为R₂C，则振荡周期T≈__________（表达式）。三、分析题（共30分）1.（10分）分析图1所示组合逻辑电路的功能：（1）写出输出F₁、F₂的逻辑表达式；（2）列出真值表；（3）说明电路实现的逻辑功能。（注：图1中门电路为与非门，输入变量为A、B、C，输出为F₁、F₂）2.（10分）分析图2所示时序逻辑电路：（1）写出各触发器的驱动方程、状态方程；（2）列出状态转换表（初始状态Q₂Q₁Q₀=000）；（3）画出状态转换图；（4）判断电路是否具有自启动能力。（注：图2中触发器为边沿JK触发器，CP为同步时钟，J₀=K₀=1，J₁=K₁=Q₀ⁿ，J₂=K₂=Q₁ⁿQ₀ⁿ）3.（10分）图3为某ROM存储矩阵示意图，其中A₁A₀为地址输入，D₃D₂D₁D₀为数据输出（D₃为最高位）。（1）写出各地址对应的输出数据；（2）若将该ROM用作函数发生器，写出D₃、D₂、D₁、D₀关于A₁A₀的逻辑表达式；（3）说明D₃实现的逻辑功能。四、设计题（共26分）1.（12分）用3线-8线译码器74LS138（逻辑符号见图4）和必要的门电路设计一个多输出组合逻辑电路，实现以下逻辑函数：F₁=A’B+ACF₂=AB’+A’C’F₃=ABC+A’B’C’（要求：写出设计步骤，画出连线图）2.（14分）用4位同步二进制计数器74LS161（功能表见表1）设计一个模14的计数器，要求：（1）采用异步清零方式（清零端CR’低电平有效）；（2）画出状态转换图；（3）画出完整的电路连线图（包括必要的门电路）；（4）说明电路的工作过程。答案一、选择题1.A2.D3.A4.B5.C6.B7.A8.B二、填空题1.(A’+B’)(A+C’)或A’C’+AB’2.逻辑相等3.10（Q₂Q₁=10）4.1015.1000（即十进制8）6.回差特性（或电压滞回特性）7.4.9（计算：5V/2¹⁰≈4.88mV，保留1位小数为4.9mV）8.门电路延迟时间差异（或信号传输路径不同导致到达时间不一致）9.一次变化10.0.7(R₁+2R₂)C三、分析题1.（1）F₁=((AB)’(AC)’)’=AB+AC；F₂=((AB)’(BC)’(AC)’)’=AB+BC+AC（2）真值表：ABC|F₁|F₂000|0|0001|0|0010|0|0011|0|1100|0|0101|1|1110|1|1111|1|1（3）功能：F₁表示A=1且B或C至少一个为1；F₂表示输入中1的个数≥2（或多数表决功能）。2.（1）驱动方程：J₀=K₀=1；J₁=K₁=Q₀ⁿ；J₂=K₂=Q₁ⁿQ₀ⁿ状态方程：Q₀ⁿ⁺¹=Q₀ⁿ’（T=1，翻转）；Q₁ⁿ⁺¹=Q₁ⁿ’Q₀ⁿ+Q₁ⁿQ₀ⁿ’=Q₁ⁿ⊕Q₀ⁿ；Q₂ⁿ⁺¹=Q₂ⁿ’Q₁ⁿQ₀ⁿ+Q₂ⁿ(Q₁ⁿQ₀ⁿ)’=Q₂ⁿ⊕(Q₁ⁿQ₀ⁿ)（2）状态转换表：现态Q₂Q₁Q₀|次态Q₂ⁿ⁺¹Q₁ⁿ⁺¹Q₀ⁿ⁺¹000→001001→010010→011011→100100→101101→110110→111111→000（3）状态转换图：000→001→010→011→100→101→110→111→000（形成8状态循环）（4）自启动能力：无无效状态（4位计数器仅用8个状态，无冗余状态），故自启动。3.（1）地址A₁A₀=00→D₃D₂D₁D₀=0011；01→0101；10→1010；11→1100（2）D₃=A₁A₀+A₁A₀’=A₁（当A₁=1时D₃=1）；D₂=A₁’A₀+A₁A₀’=A₁⊕A₀；D₁=A₁’A₀’+A₁A₀=A₁⊙A₀；D₀=A₁’A₀+A₁’A₀’=A₁’（3）D₃实现A₁的同相输出功能（D₃=A₁）。四、设计题1.设计步骤：（1）将函数转换为最小项形式（以A、B、C为输入，A为高位）：F₁=A’B(C+C’)+AC(B+B’)=A’BC+A’BC’+ABC+AB’C=∑m(3,2,7,5)F₂=AB’(C+C’)+A’(B+B’)C’=AB’C+AB’C’+A’B’C’+A’BC’=∑m(5,4,0,2)F₃=ABC+A’B’C’=∑m(7,0)（2）74LS138输出Yᵢ’=mᵢ’，因此：F₁=(Y₂’Y₃’Y₅’Y₇’)’；F₂=(Y₀’Y₂’Y₄’Y₅’)’；F₃=(Y₀’Y₇’)’（3）用与非门实现：F₁接Y₂’、Y₃’、Y₅’、Y₇’到与非门输入；F₂接Y₀’、Y₂’、Y₄’、Y₅’到与非门输入；F₃接Y₀’、Y₇’到与非门输入。连线图：A₂=A，A₁=B，A₀=C；S₁=1，S₂’=S₃’=0；各输出通过与非门连接对应Yᵢ’。2.（1）异步清零方式：当计数器状态达到14（1110）时，CR’=0，立即清零。（2）状态转换图：0000→0001→…→1101→1110（清零）→0000（循环）（3）电路连线：CP接74LS161的CP端；CR’接由状态1110（Q₃Q