第五讲状态机设计实例

第五讲状态机设计实例希望综合得到得电路图:方式1:次态进程现态进程输出逻辑采用并行语句标准双进程状态机方式2:单进程状态机方式3:二、状态编码处理1、枚举型状态编码:代码编写简单易于维护例:设计三个状态得状态机type

STATE_TYPE

is

(START,

MIDDLE,

STOP)

;

signal

STATE

:

STATE_TYPE

;···

case

STATE

is

when

START

=>

···

when

MIDDLE

=>

···

when

STOP

=>

···when

others

=>

···

end

case

;状态定义状态转移容错处理采用枚举定义,无效状态不可仿真！2、定义包含无效状态得枚举变量:type

STATE_TYPE

is

(START,

MIDDLE,

STOP,

DUMMY)

;

signal

STATE

:

STATE_TYPE

;···

case

STATE

is

when

START

=>

···

when

MIDDLE

=>

···

when

STOP

=>

···

现在,无效状态可以仿真了。但就是,可能要枚举大量得无效状态,One-Hot编码呢？

when

DUMMY

=>

···

--orwhenothers

end

case

;3、推荐:手工状态编码architecture……signal

STATE

:std_logic_vector

(2

downto

0)

;constant

START

:

std_logic_vector

(2

downto

0):=

"001";constant

MIDDLE

:std_logic_vector

(2

downto

0):=

"010";

constant

STOP

:std_logic_vector

(2

downto

0)

:=

"100";begin···

case

STATE

is

when

START

=>

···

when

MIDDLE

=>

···

when

STOP

=>

···

when

others

=>

···

end

case

;···常量编码:最好得编码方式,与综合工具完全无关、三、未定义状态处理考虑容错性,需要定义非法状态得转移:whenothers=>next_state<=State0;某些应用,成本因素比容错更重要,可进行忽略处理:将信号current_state和next_state定义为:STD_LOGIC_VECTOR(3downto0)设计非容错系统:whenothers=>next_state<="----";使用常量状态编码得状态机,必须指明未定义状态得处理！1、成本？可靠性？大家有疑问的，可以询问和交流可以互相讨论下，但要小声点2、One-hot编码得容错技术One-hot编码得优点？One-hot编码得容错:对全部非法状态定义转移路径？对状态向量各位进行监测:有效位就是否不等于1例:4状态得One-hot编码状态机,设状态信号得各位为:s0,s1,s2,s3Detect<=(s0and(s1ors2ors3))or(s1and(s0ors2ors3))or (s2and(s0ors1ors3))or(s3and(s0ors1ors2))监测到冲突信号,系统复位。四、交互式状态机得设计数字系统得结构状态机单向交互式状态机交互式状态机得结构(一)双向交互式状态机交互式状态机得结构(二)例:设计电路,完成如下数据处理功能:输入就是4位得数据序列,输出就是9位数据流,要求对连续得3个或4个输入序列为一组进行处理,得到相应分别为2个或3个一组得9位输出序列,并满足下式:当一组输入为4个数据(即ThreeOnly=0时) Y1=A、B+A、C Y2=A、D+B、C Y3=B、D+C、D当一组输入为3个数据(即ThreeOnly=1时) Y1=A、B+A