《电子电路分析与制作》-项目9_第1页
《电子电路分析与制作》-项目9_第2页
《电子电路分析与制作》-项目9_第3页
《电子电路分析与制作》-项目9_第4页
《电子电路分析与制作》-项目9_第5页
已阅读5页,还剩49页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

项目9由触发器构成的改进型

抢答器的制作【学习目标】能力目标1.能借助资料读懂常用集成触发器产品的型号,明确各引脚功能。2.能完成触发器构成的改进型抢答器的制作。3.会正确选用集成触发器产品及相互替代。知识目标了解基本触发器的电路组成,理解触发器的记忆作用;熟悉基本RS触发器、同步RS触发器、边沿D触发器和边沿JK等触发器的触发方式及逻辑功能;掌握常用集成触发器的正确使用及相互转换。智力竞赛抢答器实物如图9.1所示。返回【实践活动】由触发器构成的改进型

抢答器的制作1.工作任务单①小组制订工作计划。②识别改进型抢答器原理图,明确元器件连接和电路连线。③画出布线图。④完成电路所需元器件的购买与检测。⑤根据布线图制作抢答器电路。⑥完成抢答器电路功能检测和故障排除。⑦通过小组讨沦完成电路的详细分析及编写项目实训报告。由触发器构成的改进型抢答器电路如图9.2所示。下一页返回【实践活动】由触发器构成的改进型

抢答器的制作2项目目标①熟悉集成触发器芯片的逻辑功能。②熟悉由集成触发器构成的改进型抢答器的工作特点。③掌握集成触发器芯片的正确使用。3.实训设备与器材实训设备:数字电路实验装置1台。实训器件:四D触发器74LS1751片,双四输入与非门74LS201片,四2输入与非门74LS001片,发光二极管4只,9.1ks2电阻4个,510Ω电阻8个,按钮开关5个,蜂鸣器1个,导线若干。4.项目电路与说明(1)逻辑要求上一页下一页返回【实践活动】由触发器构成的改进型

抢答器的制作由集成触发器构成的改进型抢答器中,S1,S2,S3,S4为4路抢答操作按钮。任何一个入先将某一按钮按下,则与其对应的发光二极管(指示灯)被点亮,表示此入抢答成功;而紧随其后的其他开关再被按下均无效,指示灯仍保持第一个开关按下时所对应的状态不变。5为主持入控制的复位操作按钮,当5被按下时抢答器电路清零,松开后则允许抢答。(2)电路组成实训电路如图9.2所示,该电路由集成触发器74LS175,双4输入与非门74LS20、四2输入与非门74LS00及脉冲触发电路等组成。其中S1,S2,S3,S4为抢答按钮,S5为主持入复位按钮。74LS175为四D触发器,其内部具有4个独立的D触发器,上一页下一页返回【实践活动】由触发器构成的改进型

抢答器的制作4个触发器的输入端分别为D1,D2,D3,D4

,输出端为Q1,四D触发器具有共同的上升边沿触发的时钟端(CP)和共同的低电平有效的清零端()。74LS20为双四输入与非门,74SL00为四2输入与非门。(3)电路的工作过程①准备期间。主持入将电路清零(即=0)之后,74LS175的输出端Q1~Q4均为低电平,LED发光二极管不亮;同时Q1Q2Q3Q4=1111,G1门输出为低电平,蜂鸣器也不发出声音。G4门(称为封锁门)的输入端A为高电平,G4门打开使触发器获得时钟脉冲信号,电路处于允许抢答状态。②开始抢答。例如,S1被按下时,D1输入端变为高电平,在时钟脉冲上一页下一页返回【实践活动】由触发器构成的改进型

抢答器的制作CP2的触发作用下,Q1变为高电平,对应的发光二极管点亮;同时

=0111,使G1门输出为高电平,蜂鸣器发出声音。G1门输出经G2反相后,即G4门(称为封锁门)的输入端A为低电平,G4门关闭使触发脉冲CP1被封锁,于是触发器的输入时钟脉冲CP2=1(无脉冲信号),CP1,CP2的脉冲波形如图9.3所示。此时74LS175的输出保持原来的状态不变,其他抢答者再按下按钮也不起作用。若要清除,则由主持入按S5按钮(清零)完成,并为下一次抢答作好准备。5.项目电路的安装与功能验证(1)安装①检测与查阅器件。用数字集成电路测试仪检测所用的集成电路。通过查阅集成电路手册,标出电路图中各集成电路输入、输出端的引脚编号。上一页下一页返回【实践活动】由触发器构成的改进型

抢答器的制作②根据如图9.2所示的改进型抢答器电路原理,画出安装布线图。③根据安装布线图完成电路的安装。先在实训电路板上插接好IC器件。在插接器件时,要注意IC芯片的豁口方向(都朝左侧),同时要保证IC管脚与插座接触良好,管脚不能弯曲或折断。指示灯的正、负极不能接反。在通电前先用万用表检查各IC的电源接线是否正确。(2)功能验证①通电后,按下清零开关S5后,所有指示灯灭。②分别按S1,S2,S3,S4各键,观察对应指示灯是否点亮。③当其中某一指示灯点亮时,再按其他键,观察其他指示灯的变化。(3)实训总结与思考上一页下一页返回【实践活动】由触发器构成的改进型

抢答器的制作①实验证明,改进型抢答器电路能将输入抢答信号状态“保持”在其输出端不变。②此电路既有接收信号功能同时又具有保持功能。③这类具有接收、保持记忆和输出功能的电路简称为“触发器”。触发器有多种不同的功能和不同的电路形式。掌握触发器的电路原理、功能与电路特点是本项目中所要学习的主要内容。④改进型抢答器电路与简单抢答器电路(项目1)比较,在逻辑功能方面有哪些改进之处?⑤此电路还存在什么问题需要进一步改进?请提出你的改进方案。6.完成电路的详细分析及编写项目实训报告7.实训考核(表9.1)上一页返回9.1触发器的基础知识触发器是一个具有记忆功能的二进制信息存储器件,是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态,即“0”和“1",在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。触发器的种类较多,按照电路结构形式的不同,触发器可分为基本触发器、时钟触发器,其中时钟触发器有同步触发器、主从触发器、边沿触发器。根据逻辑功能的不同,触发器可分为RS触发器、JK触发器、D触发器、T触发器和T’触发器。下面介绍基本RS触发器、同步RS触发器、主从触发器、边沿触发器。下一页返回9.1触发器的基础知识9.1.1基本RS触发器基本RS触发器是各类触发器中最简单的一种,是构成其他触发器的基本单元。电路结构可由与非门组成,也可由或非门组成,以下将讨沦由与非门组成的RS触发器。1.电路组成及符号由与非门及反馈线路构成的RS触发器电路如图9.4(a)所示,输入端位有和,电路有两个互补的输出端Q和,其中Q称为触发器的状态,有0、1两种稳定状态,若Q=1,=0则称为触发器处于1态;若Q=0,=1则称为触发器处于0态。触发器的逻辑符号如图9.4(b)所示。上一页下一页返回9.1触发器的基础知识2.逻辑功能分析①当=0,=1时,触发器的初态不管是0还是1,由于=0则G2门的输出=1,G1门的输入全为1则输出Q为0,触发器置0状态。②当=1,=0时,由于=0则G;门输出Q=1,G;门的输入全为1则输出=0,触发器置1状态。③当==1时,基本RS触发器无信号输入,触发器保持原有的状态不变。④当==0时,Q==1,不是触发器的定义状态,此状态称为不定状态,要避免不定状态,对输入信号有约束条件:+=1(即和不能同时为零)。上一页下一页返回9.1触发器的基础知识根据以上的分析,把逻辑关系列成真值表,这种真值表也称为触发器的功能表(或特性表),如表9.2所示。Qn表示外加信号触发前,触发器原来的状态称为现态。Qn+1表示外加信号触发后,触发器可从一种状态转为另一种状态,转变后触发器的状态称为次态。3.基本RS触发器的特点①基本RS触发器的动作特点。输入信号和直接加在与非门的输入端,在输入信号作用的全部时间内,=0或=0都能直接改变触发器的输出Q和状态,这就是基本RS触发器的动作特点。因此把称为直接复位端,称为直接置位端。上一页下一页返回9.1触发器的基础知识②基本RS触发器的优缺点。优点:电路简单,是构成各种触发器的基础。缺点:输出受输入信号直接控制,不能定时控制;有约束条件(即和不能同时为零)。9.1.2同步RS触发器在数字系统中,为协调各部分的工作状态,需要由时钟CP来控制触发器按一定的节拍同步动作,由时钟脉冲控制的触发器称为时钟触发器。时钟触发器又可分为同步触发器、主从触发器、边沿触发器。这里讨沦同步RS触发器。1.电路组成和符号上一页下一页返回9.1触发器的基础知识同步RS触发器是在基本RS触发器的基础上增加两个控制门及一个控制信号,让输入信号经过控制门传送,如图9.5所示。与非门G1、G2组成基本RS触发器,与非门G3、G4是控制门,CP为控制信号常称为时钟脉冲信号或选通脉冲。在图9.5所示逻辑符号中,CP为时钟控制端,控制门G3、G4的开通和关闭,R、S为信号输入端,Q、为输出端。2.逻辑功能分析①CP=0时,门G3、G4被封锁,输出为1,不沦输入信号R、S如何变化,触发器的状态不变。②CP=1时,门G3、G4被打开,输出由R、S决定,触发器的状态随输入信号R,S的不同而不同。

上一页下一页返回9.1触发器的基础知识根据与非门和基本RS触发器的逻辑功能,可列出同步RS触发器的功能真值如表9.3所示。Qn表示时钟脉冲CP到来前,触发器原来的状态称为现态;Qn+1表示时钟脉冲CP到来后,触发器可从一种状态转为另一种状态,转变后触发器的状态称为次态。同步RS触发器的特性方程为3.动作特点①时钟电平控制。在CP=1期间接收输入信号,CP=0时状态保持不变,与基本RS触发器相比,对触发器状态的转变增加了时间控制。上一页下一页返回9.1触发器的基础知识但在CP=1期间内,输入信号的多次变化,都会引起触发器的多次翻转,此现象称为触发器的“空翻”。空翻降低了电路的抗干扰能力,这是同步触发器的一个缺点,只能用于数据锁存,不能用于计数器、寄存器、存储器等。②R、S之间有约束。不能允许出现R和S同时为1的情况,否则会使触发器处于不确定的状态。9.1.3主从触发器为了提高触发器的可靠性,规定了每一个CP周期内输出端的状态只能动作一次,主从触发器是在建立同步触发器的基础上,解决了触发器在CP=1期间内,触发器的多次翻转的空翻现象。上一页下一页返回9.1触发器的基础知识1.主从触发器的基本结构主从触发器的基本结构包含两个结构相同的同步触发器,即主触发器和从触发器,它们的时钟信号相位相反,框图及符号如图9.6所示。2.主从触发器的动作特点图9.6所示的主从RS触发器,在CP=1期间,主触发器接收输入信号;在CP=0期间,主触发器保持不变,而从触发器接收主触发器状态。因此,主从触发器的状态只能在CP下降沿时刻翻转。这种触发方式称为主从触发方式,克服了空翻现象。上一页下一页返回9.1触发器的基础知识9.1.4边沿触发器为了进一步提高触发器的抗干扰能力和可靠性,希望触发器的输出状态仅仅取决于CP上沿或下沿时刻的输入状态,而在此前和此后的输入状态对触发器无任何影响,具有此特性的触发器就是边沿触发器。其动作特点为:只能在CP上升沿(或下降沿)时刻接收输入信号。因此,电路状态只能在CP上升沿(或下降沿)时刻翻转。这种触发方式称为边沿触发方式。上一页返回9.2常用集成触发器的产品简介9.2.1集成JK触发器1.引脚排列和逻辑符号常用的集成芯片型号有74LS112(下降边沿触发的双JK触发器)、CC4027(上升沿触发的双JK触发器)和74LS276四JK触发器(共用置1、置0端)等。下面介绍的74LS112双JK触发器每片集成芯片包含两个具有复位、置位端的下降沿触发的JK触发器,通常用于缓冲触发器、计数器和移位寄存器电路中。74LS112双JK触发器的引脚排列和逻辑符号如图9.7所示。其中J和K为信号输入端,是触发器状态更新的依据;Q、为输出端;CP为时钟脉冲信号输入端,逻辑符号图中CP引线上端的“∧”符号表示边沿触发,无此“∧”符号表示电位触发;下一页返回9.2常用集成触发器的产品简介CP脉冲引线端既有“∧”符号又有小圆圈时,表示触发器状态变化发生在时钟脉冲下降沿到来时刻,只有“∧”符号没有小圆圈时,表示触发器状态变化发生在时钟脉冲上升沿时刻;玩为直接置1端、为直接置0端,和引线端处的小圆圈表示低电平有效。2.逻辑功能JK触发器是功能最完备的触发器,具有保持、置0、置1,翻转功能。表9.4为74LS112双JK触发器功能真值表。JK触发器的特性方程为9.2.2集成D触发器1.引脚排列和逻辑符号上一页下一页返回9.2常用集成触发器的产品简介目前国内生产的集成D触发器主要是维持阻塞型。这种D触发器都是在时钟脉冲的上升沿触发翻转。常用的集成电路有74LS74双D触发器、74LS75四D触发器和74LS76六D触发器等。74LS74双D触发器的引脚排列和逻辑符号如图9.8所示。其中D为信号输入端,是触发器状态更新的依据;Q、为输出端;CP为时钟脉冲信号输入端,逻辑符号图中CP引线上端只有“∧”符号没有小圆圈,表示74LS74双D触发器状态变化发生在时钟脉冲上升沿时刻;从为直接置1端、为直接置。端,和引线端处的小圆圈表示低电平有效。2.逻辑功能D触发器具有保持、置0和置1功能。表9.5为74LS74触发器功能真值表。上一页下一页返回9.2常用集成触发器的产品简介D触发器特性方程为Qn+1=D74LS75四D触发器每片集成芯片包含4个上升沿触发的D触发器,其逻辑功能与74LS74一样,引脚排列如图9.9所示。ck为清零端,低电平有效。例9.1已知D触发器(如图9.10所示)输入CP、D的波形如图9.11所示。试画出Q端的波形(设初态Q=0)。上一页返回9.3触发器的转换常用的触发器按逻辑功能分有5种:u}触发器、JK触发器、D触发器、T触发器和T’触发器。实际上没有形成全部集成电路产品,但可通过触发器转换的方法,达到各种触发器相互转换的目的。9.3.1JK触发器转换为D触发器JK触发器是功能最齐全的触发器,把现有JK触发器稍加改动便转换为D触发器,将JK触发器的特性方程:与D触发器的特性方程:(Qn+1=D)作比较,如果令J=D,K=D(即K=),则JK触发器的特性方程变为将JK触发器的J端接到D,K端接到,就可实现JK触发器转变为D触发器,电路如图9.12所示。下一页返回9.3触发器的转换9.3.2JK触发器转换为T触发器和T’触发器1.JK触发器转换为T触发器T触发器是具有保持和翻转功能的触发器,特性方程为要把JK触发}a转换为T触发器,则令J=T,K=T,也就是把JK触发器的J和K端相连作为T输入端,就可实现JK触发器转变为T触发器,电路如图9.13所示。2.JK触发器转换为T’触发器T’触发器是翻转触发器,特性方程为将JK触发器的J端和K端并联接到高电平1,构成了T’触发器,电路如图9.14所示。上一页下一页返回9.3触发器的转换9.3.3D触发器转换为T触发器比较D触发器的特性方程(Qn+1=D)与T触发器的特性方程,只需即可,电路如图9.15所示。RS触发器、JK触发器、D触发器、T触发器和T’触发器的逻辑符号、特性方程及特性表归纳如表9.6。上一页返回本项目知识点1.具有接收、保持和输出功能的电路称为触发器,一个触发器能存储1位二进制信息。2.触发器的分类有几种分法,其中按触发方式来分有非时钟控制型触发器和时钟控制型触发器两

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论