产品硬件开发评审流程

文件编号:

产品硬件开发评审流程

编制：审核：

文档修改历史

变更

评审

日期版本作者修改内容控制发布日期

号

号

目录

1、目

的................................................................

........4

2、适用范

围................................................................

.4

3、评审需

求................................................................

.4

4、评审计

划................................................................

.4

5、评审结果判

.....................................................4

6、评审流程

图...............................................................4

7、附

录................................................................

........5

1、目的：为规范产品硬件的研发评审工作制定此硬件研发评审流程。

2、适用范围：适用公司产品硬件的研发评审。

3、评审需求：

产品硬件评审可分3部分：硬件原理图评审、PCB评审、PCBA评审。在硬

件开发设计过程中，各个阶段完成后需填写硬件评审申请表提交硬件评审小

组，提出评审需求.

4、评审计划：

硬件评审小组根据评审需求制定评审计划书，可参考附录及结合实际情况

制定具体的评审项目。

5、评审结果判定：

硬件评审小组在制定评审计划时，需根据相应的审查项目划分权重等级，

并明确评定结果的判定标准。评审不通过，需返回开发设计改良或进行风险评

估，之后再重新评审。

6、评审流程图：

7、附录：

单元电路评审:针对产品硬件常规设计所涉及的单元电路进行常规性评审,

审查各单元电路是否符合设计标准。请参照下表，审查通过项目请打N),审

查未通过项目请打(x)o审查硬件板未涉及到的单元也路模块可不填写。

单元电路审查一览表

审查项审查内容审查结果审查建议

目

滤波电1、审查电路中是否设()

路计电源滤波电路。()

期关闭的状态。()

2、WDT设计中，坚决不()

可使用分离元件依靠()

电容充电实现WDT电()

路。()

3、在WDT设计中，计()

数时钟应尽储取用本()

板时钟。防止因为其他()

单板更换，插拔导致时

钟不正常时，本板WDT

电路工作失常。

4、上电时WDT计数器

应可清零。

5、单板设计中有无手

动复位开关。

6、设计中是否为重要

芯片设计供软件单独

调试的复位口。

7、复位电路中消抖电

容的容值是否过大。

8、审查WDT输出的复

位信号是否接在电源

管理芯片的输入，通过

电源管理芯片的输出

对单板进行复位，而不

是用WDT输出的信号直

接对单板进行复位。

匹配电1、审查高速信号长线()

路传输中有无加入匹配。()

2、审查匹配形式的正()

确性，有效性。()

3、审查匹配参数的正()

确性。()

4、不可在同一信号线()

上同时进行终端并接()

与始端中接匹配。()

5、审查终端匹配时，()

信号输出芯片的驱动()

能力是否满足。()

6、审查时要结合PCB

布线图进行审查。

信号时1、在不考虑延时的情()

序况下，分析单板的输出()

信号之间的时序关系()

是否满足整机时序指()

标，最好是符合理想的()

时序要求。()

2、不考虑延时的情况()

下，单板对输入时钟的()

利用是否合理，所用芯()

片的输入信号的时序()

关系是否满足专用芯

片对输入信号时序的

要求。

3、CPU与外围芯片的

时序是否能可靠配合。

包括外围芯片是否能

很好支持CPU的读写时

序和采用高速CPU时

RAM、ROM等存储器件的

速度是否与CPU匹配。

4、可编程逻辑器件接

口逻辑设计是否能使

输入信号可靠读入以

及其输出信号是否能

满足其它芯片的时序

要求。在可编程器件选

用上，其速度是否与其

他芯片匹配。

5、总线三态时序设计

时是否考虑到各控制

信号之间有足够的裕

度，以防止总线冲突。

器件应1、审查所有芯片的外()

用围电路的接法正确性。()

2、审查对芯片无用脚()

的处理。()

3、对芯片工作方式的()

审查。()

CPU应用1、审查与外围器件的()

接法是否依照器件手()

册推荐。()

2、时钟审查。()

3、控制信号审查。()

4、I/O口用法审查。()

5、外接存储器的速度()

匹配。()

6、不用输入端的处理()

审查。()

()

()

DSP审查1、与外围接口器件的()

连接。()

2、MP/MC:()

Microprocessor/()

microcomputer方式()

选择端，当采用外部存()

储器时，应通过上拉电()

阻接VCC;当采用内部()

存储器或BOOT时，应()

通过下拉电阻接地。()

3、BOOT实现：DSP程()

序引导共有多种方式，()

如果采用BOOT,审查实

现程序引导的接口方

法是否正确。

4、HOLD:总线占用请

求，不用时应接上拉电

阻。

5、中断输入端：INT1、

INT2、INT3、INT4、NMI,

不用时应接上拉电阻。

6、其它无用输入端是

否有上拉电阻或下拉

电阻/接地。

差分接1、如果是远距离点对()

口电路点通讯，接口的保护非()

常重要，应是审查的重()

点。()

2、近距离点对点接口()

方式，审查接口电路的()

参数。

3、一点对多点接口方

式，审查接口电路的参

数。

光电耦1、直流电气参数审()

合电路查。()

2、审查光耦的反向电()

压和驱动能力是否满()

足要求。()

3、对于单向输入的光()

电耦合器件，应在输入()

端并接反向二极管。()

4、光电耦合器件的电()

流传输比的离散性很()

大，电路应保证在这个()

参数范围内的所有光()

耦器件可正常的导通()

及截止。()

5、对于大多数光电耦

合器件，输出端提供了

输出三极管的基极，应

将它通过•个1M。左

右的电阻接地。

6、交流电气参数审

查。

7、审查光耦合器件接

口电路的响应速度是

否满足系统要求。

变压器1、变压器的主要作用()

隔离电是电压、电流变换，原()

路副边的变化比（线圈匝()

数比）必须满足接口电()

路的要求。()

2、审查输入输出端的()

阻抗是否匹配。()

3、电路中应有隔直电()

容，电容的大小应保证

既能很好的隔离直流

分量，有不对有用信号

产生较大的衰减，也不

因此而带来阻抗的失

配。

4、变压器接口电路通

常用于传输远距离信

号，审查时应留意电路

中是否有保护电路，保

护电路是否合理。

目阻器1、电阻器的阻值参数()

'审查是否符合电路要求，通()

常使用电阻的数值与()

电路理想的数值有偏()

差，审查在此偏差范围()

内能否保证电路功能()

正常实现。()

2、电阻器的精度等级()

是否符合要求。在使用

中，应考虑电阻阻值的

偏差是否符合电路要

求，在精度要求特别高

或较高的地方，如测量

电路、倒相电路，应使

用阻值偏差为2%以下

的电阻器，一般的电路

可使用允许偏差为10%

的电阻器。

3、电阻器的额定功率

是否符合要求。为满足

可靠性的要求，应根据

具体的电路计算电阻

实际消耗功率，选用电

阻器的额定功率为实

际消耗功率的L5—2

倍。

4、电阻器的最高工作

电压是否符合要求。允

许加在电阻两端的最

局电压可由下式求得：

工作电压二（电阻的额

定功率*电阻值）平方

根值。当电阻器两端的

电压超过规定值时，电

阻器内部会产生火花、

引起噪声、甚至损坏。

包容器1、电容器的容量。审()

审查查电容器的容量数值()

是否合适。()

2、耐压及工作电压。()

在实际使用中工作电()

压应小于标称的耐压()

数值，一般为工作电压()

为耐压的一半，以降低()

电容的故障率。

3、极性审查。审查中

考虑即使电压的平均

值的极性符合要求，也

还必须叠加上交流和

尖峰电压的负峰值后

是否会出现反极性的

现象。

4、精度。中频变压器

用的调谐电容，本机振

荡用的垫整电容器，应

选用I级精度的电容，

作耦合、旁路的电容器

可任意选用。

稳压二1、审查稳压管的稳定()

极管电压的值能否保证单()

元电路功能的正常实()

现。()

2、稳定电压随工作电

流和温度的不同而有

所改变，同一型号的稳

压管，其稳定电压的数

值也不是固定的数值，

审查误差为电路带来

的影响。

单板附1、单板有无自检功()

加功能能。()

审查2、设备升级是否方()

便。()

3、单板维护是否方()

便。()

4、单板的可测试性。()

()

负载驱1、审查各类集成电路()

动能力的输出能力是否满足()

的审查电路的要求。()

2、审查开路门的上拉()

电阻是否满足相应驱()

动条件。()

3、审查各类不同集成()

电路间相互驱动时电()

流,电压驱动能力。()

4、可编程逻辑器件使()

用时须审查输出端和()

接口器件的电平配合。()

5、审查并行总线，串

行总线的驱动能力。

6、其它专用器件必须

使前级输出电流、电压

极差值满足后级输入

电流、电压要求的极差

值。

保护电1、审查保护电路是否()

路审查合理，保护元件的参数()

和布局是否正确。()

2、高速信号传输电路()

中，还要注意保护器件

的电容特性是否满足

高速信号传输的要求。

变压器1、PGND与GND一定要()

接口电隔离，并有一定的距()

路离；而且，变压器的输()

入、输出端之间应保证()

电气上隔离，以使系统()

有很好的抗共摸干扰()

能力J也避免因雷击、()

高压碰线等带来的输()

入端高压串入逻辑电

路中。

2、热敏电阻必须安放

在压敏电阻和防雷芯

片的前面，才能能实现

其保护功能。

3、压敏电阻应能对传

输线对地过高的电压

进行嵌位保护，以消除

接口线上的共摸电压。

4、对大多数的接口电

路来说，阻抗匹配是很

重要的。由于PTC电阻

一般有5—30欧姆的冷

态电阻，它的接入可能

会影响接口电路的阻

抗匹配。审查时应把热

敏电阻的冷态电阻计

算进去。

触点开1、审查触点开关电路()

关电路是否有保护电路，方法()

是否正确。()

2、对大电流情况，即()

使连接导线很短，但如()

果我们不清楚负载的()

具体阻抗特性，开关两()

端都应该加保护电路。()

3、提倡对大电流开()

关，无论是触点开关还()

是无触点开关，都加上()

限压保护电路。()

4、对已有保护电路

的，审查时还应当注意

保护器件的参数选择

和接入位置是否正确，

是否靠近被保护器件，

连线是否尽量短。

5、在具有感性的电路

开关时，如继电器控制

线圈的电路中，有否考

虑到瞬间过压保护。

6、审查保护器件尽量

靠近被保护器件，保护

电路的走线尽量短，这

也应是审查的重点。

电源保1、确定单板和单元电()

护电路路是否需要过流过压()

保护，以及保护电路的()

类型，多电源系统是否()

需要门动同时掉电保()

护等。()

2、审查电路上是否正

确使用了保护电路，保

护电路的设计和器件

参数的选择是否满足

上述要求。

3、过压保护电路的位

置，必须在保险管的后

面。

其他审1、审查单板设计时是()

查项否考虑易发热器件的()

散热问题。()

2、审查有无过流过压()

保护。()

3、审查单板是否做到()

输出口断电为高阻。()

4、审查单板复位时公()

用信号接口能否保持()

二念。()

5、审查单板中设计有

两脚晶振，是否有镀锡

铜线固定。

组合逻1、分析设计中是否存()

辑输出在逻辑冒险或功能冒()

信号险，存在冒险的信号是()

否作为了触发器的时()

钟、异步清0、置位信()

号。()

2、输出给外部的等效

于时钟的信号，如读写

信号，是否由组合逻辑

产生，是否存在毛刺。

3、触发器的异步置

位、清0是否会存在同

时有效的情况。

时序问1、对于局部同步电路()

题要分析主时钟的布线()

情况，分析最大时钟偏()

差的大小，从而判断是()

否存在建立一保持时

间问题。

2、对于异步电路接

口,要对其时序进行验

证，看看触发器的建立

一保持时间是否满足

器件要求。

设计实1、审查有无设计失误()

现与设造成某一方面的功能()

计意图不能实现，要根据电路()

的一致实际工作情况设计各()

性种输入测试向量，通过()

仿真工具来对某个具()

体电路实现的功能进

行仿真测试，看它的输

出功能是否正常，是否

达到了设计的目的。

2、审查开发工具编译

优化造成最终结果与

设计意图不符。要分

析开发工具编译完成

后给出的报告文件，分

析开发工具在编译时

作了哪些优化，优化后

的结果是否仍与设计

意图一致，是否会导致

电路功能变化。

3、如设计原理或器件

选择不适当造成关键

路径时延理论或实际

上大于该部分时序电

路的时钟周期，电路在

极限工作条件下可能

无法可靠工作。可通过

分析同步电路设计中

的最长延时路径，通过

时延分析工具确定它

的时延大小，看最大时

延是否超过了一个时

钟周期。若超过了个

时钟周期，则该部分电

路的工作可靠性无法

保证。

PCB审查1、模拟电路与数字电()

路占不同的区域，同一()

类数字器件尽可能分()

布在一起，模数电路位()

于两者的交界处，使模()

拟部分的管脚位于模()

拟地上方，数字部分的()

管脚位于数字地上方。()

在数模混合的单板上，()

AD芯片的摆放位置应()

尽量先满足模拟部分()

的需求。()

2、把电路板分为不同()

的直流电压区域，如()

5VDC区、12VDC区等等;()

同时使用多种电源的()

器件应该位于区域的()

交界处。()

3、接口器件靠近HEAD()

布置。()

4、口寸钟远离I/O电路，()

同时输入、输出回路应()

该尽量远离；特别是模()

拟高频信号的发送和()

接收部分尽量分开，不()

宜交叉，最好将这两部()

分的地线层分开，相应()

的信号在各自地线层()

上方走线。()

5、电压调整器这类器()

件应离易受干扰的模()

拟信号较远，以减少干()

扰。()

6、器件放置的方向应()

便于散热；高热器件均

衡分布:温度敏感器件

（如光模块）远离身热

器件。

7、布局应该尽可能做

到使关键的高速信号

走线最短。

8、几种不同类型的电

源分开。

9、模拟电路电源与数

字电路电源分开。

10、不同类型的数字

电路（如TTL与PECL）

电源分开。

11、高频线路接口的

收电路和发电路电源

分开。

12、HEAD头上的电源

插针数应该满足最大

电流的要求。

13、电源引脚的物理

位置定义，应注意安全

性，不同种类的电源引

脚要分开一定间隔，特

别是与地脚应有一定

距离。

14、不允许有任何电

气上浮空的金属。

15、不同种类电路的

地最好分开，如果无法

提供不同的地平面的

话，可以在同一地平面

上分割地，成为一个

个“地岛”，但是地岛

的分割不能过多，尽量

不要出现条状的地岛，

若不得以，则可的分割

不能过多，尽量不要出

现条状的地岛，若不得

以，则可以将条状地放

在PCB板的边缘。

16、数字地和模拟地

的开槽不宜过小，需严

格做到单点接地。数字

地网和模拟地网本身

应以网状连接，尽可能

减小信号环路面积。

17、防雷地和工作地

在板上严格分开，防雷

器件的接地应接PGND,

不能接GNDo在隔离变

压器内边的防护器件

不应再接PGND,不然将

通过PGND将雷击信号

反串电路，使隔离变压

器失效。

附属器1、去藕电容的位置应()

件的位尽量靠近芯片电源引()

置脚。()

2、终端匹配电阻接在()

最后一个负载处，且应()

尽可能靠近终端器件。()

3、某个集成芯片的外()

围器件应该紧靠该芯()

片，如锁相环外围鉴相()

电容、电阻CPU的晶振()

等尽可能靠近相应的

-心44-六LL。

4、每个电源的滤波电

路应该紧靠应用该电

源的集成芯片处。

5、I/O信号线的去耦

器件应尽可能在接口

处。

信号线1、高电压、大电流信()

的审查号与低电压、小电流信()

号分开。()

2、模拟信号与数字信()

号分开。()

3、高频信号与低频信()

号分开。()

4、高低频信号的地线()

分开。()

5、转折线（转折处用()

弧线），少走过孔，线()

宽尽量保证一致。()

6、印制线的粗细应该(