【忆阻器组合逻辑电路分析综述4600字】

的忆阻器比例逻辑，由于与、或逻辑后一般需外接一个反相器，通常至少要2个忆阻器，2个CMOS晶体管才得以实现。若采用新型比例逻辑，即采用一个忆阻器与一个NMOS晶体管的组合，首先在器件的使用上能够节省元件使用数量即新型比例逻辑的信号输出并非是通过分压来得到输出信号，而是借助了NMOS象。同时由于减少了CMOS管的使用，整个电路的功耗以及运行速度都有很大形式给出。编码器可以利用该特点，将输入的高、低电平信号当作1或0编成对输出1000000001000000000100000010000100000110000100010000000100101000000101100000000111根据该输入输出关系，观察可知其需使用三个四输入或门，若使用忆阻器新型比例逻辑则需要使用三个四输入或非门，加一个非门，具体电路图如图1.2所器以及五个NMOS晶体管组成。其中紫色方框部分的M1和共同构成四输入或非门.输出信号为X1+X3+X5+X7.蓝色方框为M2和T13构成的非门，将信号取反输出YO=X1+X3+X5+X7=X1+X3+X乎40个晶体管才能实现，同时随着输入端增多，串联的驱动晶体管数目增多，在LTSPICE中搭建对应电路进行分析其逻辑特性是否满足，其中设定八个输入信号的频率均为占空比为50%,使用两组不同的频率分析。设定其以5V作为高电压(逻辑“1”)以OV作为低电平(逻辑“0”)图1.3为三位二进制编码器仿真结果。分析可得，该编码器逻辑电路输入输出信号之间的逻辑关系满足其逻辑表达式，符合其真值表。故可以使用该电路模拟编码器的使用。在复杂的组合逻辑电路中得到更轻便简洁的编码器电路。在逻辑电路中，与编码器对应的便是译码器。译码器的逻辑功能为将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。译码与编码互为反操作。常见的有二进制译码器、二-十进制译码器，显示译码器等。输出0001000000000101000000010001000000110001000010000001000101000001001100000001011100000001根据真值表可以写出3位二进制译码器逻辑表达式：路设计上可以使用论文中提到A·B+C逻辑关系实现，可搭建如图1.5所示的逻图1.5基于忆阻器新型比例逻辑的译码器电路图该电路图使用了11个忆阻器以及19个NMOS晶体管。其中X0、X1、X2中的M1和TI,M2和T2,M3和T3分别构成反相器实现输入信号取反的操作。其根定律可以得到X₁+X₀=X₁Xo,则通过该逻辑可以实现三输入的与门。同理，Y1~Y7均可通过这个方法获得。传统的利用CMOS晶体管搭建的译码器非常复杂，常需要近70个CMOS晶体管才能构成，又或是需要使用二极管与门阵列实输入信号的频率均为占空比为50%。设定其以5V作为高电压(逻辑“1”)以OV作为低电平(逻辑“0”)图1.6为三位二进制译码器仿真结果。分析可得，该译码器逻辑电路输入输拟编码器的使用。对比传统的利用CMOS晶体管，该电路功耗更小延迟更小。输出ABY000001011000110工0010011010111111根据真值表可以写出二选一数据选择器逻辑表达式：根据该输入输出关系，观察其同时有与和或的逻辑，在电路设计上搭配两种新型忆阻器比例逻辑，实现的电路图如1.8所示。该电路图使用了5个忆阻器以及6个NMOS晶体管。其中A、B、SEL作为输入信号，Y为输出信号。其中可以将电路图分成四部分，其中浅蓝色方框中的M1和T1以及M5和T6构成非门，分别用于得到SEL与最终的输出Y。红色方框T5构成二输入或非门。该二选一数据选择器电路较简易，相比一般需使用近十五个CMOS晶体管的传统电路，其能节省大量器材并能达到较高的集成度。在LTSPICE中搭建对应电路进行分析其逻辑特性是否满足，其中设定三个输入信号的频率均为占空比为50%。设定其以5V作为高电压(逻辑“1”)以OV作为低电平(逻辑“0”)时间(s)图1.9为二选一数据选择器仿真结果。分析可得，该选择器逻辑电路输入输出信号之间的逻辑关系满足其逻辑表达式，符合其真值表。故可以使用该电路模拟选择器的使用。此外在设计中各方面功能分开设计，在实际使用中可以快速判断出错的位置。1.3.2四选一数据选择器四选一数据选择器则是从四个输入数据中选出一个送到输出端，相比二选一数据选择器，其功能更复杂也更适应于多数情况。研究方法同理先列出其真值表如图1.10输出Y00A01B10C1D忆阻器新型比例逻辑中的“或非”逻辑可搭建如图1.11所示的逻辑电路图。D该电路图使用了8个忆阻器以及14个NMOS晶体管。其中A、B、C、D、后红色部分为四个结构类似的A·B+C逻辑，通过这个逻辑电路能够输出F0=A·SEL1+SEL2=A·SEL1,其余部分同理可得到输出F39个晶体管。运行速度大大提升，同时由于CMOS管的数量减少，功耗也大大为验证该电路，在LTSPICE中搭建相关电路并设定频率不同占空比为50%的方波作为输入信号，经仿真分析可得结果如图1.11所示-2.5×10⁻⁴0.02.5×10⁴5.0×10⁴7.5×10⁴1.0×10³1.3×10⁻图1.11四选一数据选择器仿真结果。分析可得，该选择器逻辑电路输入输1.4基于忆阻器的红绿灯编码器取红黄绿三盏灯的工作状态作为输入变量，分别使用R、Y、G表示，并将其二值化，规定灯亮状态为1,不亮状态为0。取故障信号为输出变量，使用Z表示，并规定正常工作时Z为0,出现异常时Z为1。根据输入输出的关系可以列出真值表为输出RYGZ00010010010001111000101111011111根据真值表可以写出其逻辑函数式，并进行化简：得到逻辑函数式后可以发现其是一个综合型电路，同时具有三个变量与逻辑、两个变量与逻辑、四个变量或逻辑。分析结束后通过前文所述的忆阻器新型比例逻辑可以搭建其电路。该电路图使用了8个忆阻器以及12个NMOS晶体管。其中R、Y、G作为输1.5小结入信号，Z为输出信号。具体电路可以分成三个部分，分别是浅蓝色方框中由M1、T1和M2、T2构成的非门，获得R与Y的反逻辑，旁边的橙色部分为类似的A·B+C逻辑，通过这个逻辑电路能够输出F0=R·Y+G=RYG,红色部分为A·B逻辑，有三块分别得到两个输入变量的与逻辑。再将FO~F4这四部分通过或非门及一个非门即可得到对应逻辑。该红绿灯故障检测电路分模块设计，功能明确。相比一般需使用近35个CMOS晶体管的传统电路，其能节省大量器材并能达到较高的集成度。同时其功耗降低速度变快的同时能够使得在现实中以更快的速度避免因故障导致的交通为验证该电路，在LTSPICE中搭建相关电路并设定频率不同占空比为50%的方波作为输入信号，经仿真分析可得结果如图1.14所示图1.14为忆阻器辅助逻辑红绿灯检测器仿真结果。分析可得，该检测逻辑电路中输入输出信号之间的逻辑关系满足其逻辑表达式，与真值表相符。实际输出的电压比输入电压升