微计算机原理及应用（第4版） 课件汇 第2-9章 IA-32 结构微处理器及其体系结构 - -微计算机总线技术及应用

微计算机原理及应用第2章

IA-32结构微处理器及其体系结构

CONTENT11234微处理器的主要性能指标8086微处理器8028680386/804863537Pentium系列微处理器80x86/Pentium系列微处理器的工作模式微处理器的发展6微处理器的主要性能指标2026/4/72字长（WordLength）定义：指微处理器在交换、加工、存放信息时，信息位的最基本的长度常见字长：4/8/16/32/64位字长越长→一个字代表的数据精度越高，数据处理速度更高

例：8位CPU传输16位数需2次，16位CPU仅1次微处理器对外数据通路的数据总线数量决定字长，而字长确定了微处理器内部结构中的通用寄存器、运算器、内部缓冲器的位数指令数与运算速度指令数：命令种类越多，功能越强IA-32中8086/8088为基础指令集运算速度=执行时间，由CPU的时钟周期（主频的倒数）及所用时钟周期数决定微处理器的主要性能指标2026/4/73存储性能指标访存空间：由传输地址信息的地址总线数量决定（如8086→20地址线→1MB≈2的20次方B）Cache：缓解CPU运算速度与访问内存速度差。虚拟存储空间→通过硬件+软件扩大可用空间。多处理器系统与其他指标多处理器系统：协处理器接口支持并行运算，使整个系统性能得到上百倍的提升。现代CPU集成协处理器（浮点单元）其他指标：使用环境的要求、其他控制功能（包括中断、等待、保持和复原等）

、封装、电压、功耗单元，微处理器的主要性能指标2026/4/74IA-32结构微处理器家族产品的主要性能。微处理器的主要性能指标2026/4/758086微处理器2026/4/76内部结构8086有两个独立的工作部件，即执行部件（ExecutionUnit，EU）和总线接口部件（BusInterfaceUnit，BIU），其内部结构框图如图2-1所示，左半部分为EU，右半部分为BIU。EU只负责执行指令，不与外部总线打交道。BIU是和总线打交道的接口部件。两者并行工作→提高执行效率8086微处理器2026/4/77内部结构-EU三大部分。运算器：负责所有运算。由16位ALU，16位的标志寄存器，TMP组成。通用寄存器组：包括8个16位寄存器，AX、BX、CX、DX为数据寄存器SP为堆栈指针；BP基址指针；DI和SI为变址寄存器；EU控制单元：指令译码与控制信号生成8086微处理器2026/4/78内部结构-BIU由下面部分组成：指令队列缓冲器：最多可存入6B的指令码，FIFO原则，EU执行时自动取指16位指令指针（IP）寄存器：指向下一条要执行指令的偏移地址地址产生器和段寄存器（CS,DS,SS,ES）：段寄存器是用来存放段首址的，8086有4个段寄存器。实际地址的计算公式为：PA=段首址×16+偏移地址总线控制逻辑：采用分时传输，总线控制逻辑的功能就是根据指令进行操作，用逻辑控制的方法实现上述信号分时公用总线8086微处理器2026/4/79寄存器结构右图所示为8086的寄存器结构，包括13个16位的寄存器和1个16位的标志寄存器。寄存器按功能可分为如下几组：1：通用寄存器组:存放操作数或中间结果，减少访问存储器，既提高了数据处理速度，又减小了存放指令的内存空间。可分为：数据寄存器、指针和变址寄存器。数据寄存器：用来存放操作数或中间结果，以减少访问存储器的次数。隐含用途如表2-2所示。指针和变址寄存器：存放地址偏移量，生成实际20位地址。8086微处理器2026/4/710寄存器结构2：段寄存器：用于存放段首址，将1MB内存划分为逻辑段。3：标志寄存器：是一个16位寄存器，其中9位为标志位（状态标志为6个，控制标志为3个）。标志寄存器如图2-4所示。其状态表示符号如表2-3所示。4：指令指针寄存器：16位寄存器，存放EU下一条要执行指令的偏移地址。8086微处理器2026/4/711引脚特性引脚（共40）特性如图2-5所示。一、引脚总体结构8086仍采用40引脚DIP封装（与8位微处理器相同）。数据总线：16条（D0～D15）地址总线：20条（A0～A19）因引脚数量受限，部分引脚采用分时复用（A0～A15复用为地址/数据线）。二、工作方式切换引脚33（MN/MX）用于选择工作方式：MN/MX=1（高电平）→最小工作方式（MinimumMode）引脚24～31：直接提供CPU控制总线信号。MN/MX=0（低电平）→最大工作方式（MaximumMode）引脚24～31：提供另一组控制信号，需经外接8228总线控制器转换后输出系统控制信号。三、特点总结分时复用提高了引脚利用率。双工作模式设计使8086可适应不同系统结构：单处理器系统→最小模式多处理器或协处理系统→最大模式8086微处理器2026/4/712引脚特性按其特性分为以下5类。1：地址/数据总线（AD15～AD0，双向、三态）：地址与数据复用，访问时先发地址再传数据；DMA时总线浮空。2：地址/状态总线（A19/S6～A16/S3，输出、三态）:高4位地址与状态信号分时复用；S4、S3指示段寄存器（ES、SS、CS、DS），S5为IF状态，S6恒为低电平。3：控制总线：BHE/S7：高位字节使能；RD：读控制信号；READY：设备响应；TEST：配合WAIT；INTR：可屏蔽中断；NMI：非屏蔽中断；RESET：复位；CLK：时钟脉冲。4：电源与地：VCC=5V(±10%)，两条GND（地线）均接地。5：其他：引脚24～31，功能随最小/最大工作方式而变化。8086微处理器2026/4/713时钟和总线周期概念时钟发生器8284A：8086提供主频5MHz的时钟信号。功能：产生系统时钟信号（主频）。对外部准备就绪（RDY）与复位（RES）信号进行同步。输入源不同，连接方式不同：脉冲发生器→EFI端输入（F/C接高电平）晶振→X1、X2两端输入（F/C接地）输出特性：输出时钟频率为振荡源的1/3。经OSC端输出的信号供系统使用。8086微处理器2026/4/714时钟和总线周期概念总线周期：CPU访问一次存储器或I/O接口的时间。组成：T1、T2、T3、T4四个时钟周期（每个周期约200ns）。流程：T1：发送地址信号T2～T4：执行数据读/写操作总线信号采用分时复用（AD0～AD15,A16/S3～A19/S6）。等待与空闲：若外设速度较慢→插入等待周期TW（保持T3状态）。无后续访问→进入空闲周期TI（总线保持或浮空）。/C接地）8086微处理器2026/4/7158086的工作方式（最小）1、最小工作方式

当MN/MX=1（接+5V）→最小工作方式。

即：系统中仅有一个8086，总线控制信号由CPU直接产生。控制逻辑简化，适用于中小规模系统。时钟信号由8284A提供（晶振15MHz，经三分频后得5MHz）8086微处理器2026/4/7168086的工作方式（最小）2、8282/8283地址锁存器功能：锁存8086在T1阶段发出的地址信号；提供整个总线周期内稳定的地址输出；地址信号输出给存储器或I/O接口使用。器件特性：类型：8位带锁存器单向三态缓冲器封装：20引脚DIP逻辑：8282（不反相）/8283（反相）控制信号：STB（锁存选通，高电平有效，接ALE）OE（三态控制，低电平有效）系统连接：STB←8086ALEOE=0→

输出有效；OE=1→

高阻态无DMA时，OE可接地，保持常有效作用：锁存地址，保证总线周期中

地址稳定支持8086最小工作方式系统8086微处理器2026/4/7178086的工作方式（最小）3、8286/8287数据收发器功能：双向三态缓冲器，用于

数据总线收发与功率放大支持8086系统

提高数据总线驱动能力器件特性：类型：8位双向三态缓冲器封装：20引脚DIP内部结构：

每位由2个单向三态缓冲器组成控制信号：信号

功能

有效电平OE 输出允许

低电平有效T 传输方向

高电平：A→B；低电平：B→A8086微处理器2026/4/7188086的工作方式（最小）8086最小工作方式：引脚24～31功能引脚信号

方向/类型

有效电平

功能说明M/IO 输出，三态

高/低

区分存储器（高）或I/O（低）操作，DMA时浮空WR 输出，低电平有效，三态

低

写存储器/I/O信号，T2～T4，有DMA时浮空HOLD 输入，高电平有效

高

总线占用请求，由DMA或其他主控发起HLDA 输出，高电平有效

高

总线占用响应，CPU给HOLD的应答信号INTA 输出，低电平有效

低

中断响应信号，向外设发送两条负脉冲，告知中断允许及中断类型ALE 输出，高电平有效

高

地址锁存允许信号，用于8282/8283锁存地址DEN 输出，低电平有效，三态

低

数据有效信号，控制8286/8287OE端，DMA时浮空DT/R 输出，三态

高/低

数据方向控制，8286/8287高为发送，低为接收，DMA时浮空时序说明：HOLD/HLDA：总线请求与响应配合，允许外部主控占用总线INTA：CPU响应外部中断请求，输出两条负脉冲ALE：T1有效，锁存地址到8282/8283DEN/DT/R：控制数据总线收发方向和有效性8086微处理器2026/4/7198086的工作方式（最大）1、最大工作方式概述:当MN/MX接地时，8086处于最大工作方式。适用于中、大型系统，可包含多个处理器：主处理器：8086。协处理器：8087：进行浮点与超越函数运算，提高运算速度8089：负责I/O操作，减轻主处理器负担。特点：用于中型/大型系统，可包含两个或更多处理器结构特点：增加8288（总线控制器），增强控制与驱动能力。8286成为必选件，用于总线驱动。可加入8289形成多处理器系统。8086微处理器2026/4/7208086的工作方式（最大）2、最大工作方式下主要信号1.总线周期状态信号S2~S0（输出，三态）指示CPU当前总线周期类型传输给8288，生成对应总线控制命令S2S1S0 总线周期 8288控制命令000 INTA周期 INTA001 I/O读周期 IORC010 I/O写周期 IOWC、AIOWC011 暂停

无100 取指令周期 MRDC101 读存储器周期MRDC110 写存储器周期MWTC、AMWC111 无源状态

无指令队列状态信号QS1、QS0（输出，高电平有效）：显示上一个总线周期的指令队列状态组合代码与状态：00：无操作01：取出队列第1个字节10：队列为空11：取出第2个字节及以后3.总线请求/允许信号RQ/GT1、RQ/GT0（双向，低电平有效）：多处理器系统中总线协调信号8087/8089请求总线时，输出低电平8086授权总线时，输出低电平作为允许信号使用完毕后，释放信号4.总线封锁信号LOCK（输出，三态，低电平有效）：当有效：CPU独占总线由指令前缀LOCK产生，保护共享资源中断响应期间自动有效DMA时：处于浮空状态8086微处理器2026/4/7218086的工作方式（最大）3、8288总线控制器功能：接收S2～S0信号并译码生成各种总线控制命令。主要信号：ALE：地址锁存信号（送至8282）DEN、DT/R：控制8286收发器的启用与方向INTA：中断响应信号MRDC、MWTC、IORC、IOWC：存储器/I/O读写控制信号AIOWC、AMWC：超前写命令，提供额外时钟周期工作模式：单处理器模式：IOB接地；MCE信号输出多处理器模式：IOB、CEN接+5V；输出PDEN信号8086微处理器2026/4/7228086的总线操作时序（最小工作方式下）一、总线周期与状态每次访问存储器/I/O接口或装填指令队列，都需执行一个总线周期（T1、T2、T3、T4）。若外设速度较慢，8284A发送READY=0，CPU在T3采样并插入一个或多个

等待状态TW。二、总线读操作时序T1：M/IO信号指示访问类型（高=存储器，低=I/O）。A19~A0输出地址（需锁存），ALE输出锁存脉冲（驱动8282）。BHE/S7与A0确定奇偶地址库。DT/¯R=0：控制8286处于接收状态。T2：

地址线释放（A15~A0浮空）；输出状态信号S7~S3。DEN=低：启动8286收发器。RD=低：开放外部数据输出缓冲器。T3：

存储器或I/O接口将数据送上总线。TW：若READY=0，则插入若干TW；CPU持续采样READY。T4：CPU在T4下降沿采样数据，完成读操作。8086微处理器2026/4/7238086的总线操作时序（最小工作方式下）三、总线写操作时序T1：输出地址。T2~T4：输出数据，外设通过WR信号开启写入。区别于读操作：地址/数据方向一致，不需浮空状态；控制信号为WR（而非RD）；DT/¯R=1，控制8286数据发送方向。8086微处理器2026/4/724存储器组织一、存储器的标准结构存储器按字节单元排列，每个单元有唯一地址码。字节顺序（小端格式）：高位字节

→

高地址单元低位字节

→

低地址单元规则/非规则存放：规则字：低位字节在偶地址，可一次读写；非规则字：低位字节在奇地址，需两次总线周期。8086将1MB空间分为高位库（奇地址）和低位库（偶地址）。A0与BHE信号用于选择存储库。8086存储器高位库、低位库与总线的连接如图2-20所示。其存放示意图如图2-19所示8086微处理器2026/4/725存储器组织二、存储器分段分段概念：8086用20位地址，寻址1MB内存。CPU内部寄存器（IP、SP、BP、段寄存器等）为16位，无法直接寻址1MB。解决方案：引入存储器分段：将1MB内存划分为若干逻辑段，每段最大64KB，如图。段首地址为16的倍数（低4位为0），由软件设置逻辑地址=段首址+偏移量分段优势：指令短：只需16位地址（段首址或偏移量），缩短指令长度高效寻址：程序运行通常在小段内，不必全1MB空间灵活装配：大多数指令只需偏移量，为浮动装配提供条件操作系统管理：程序不必修改指令即可运行在不同段。8086微处理器2026/4/726存储器组织三、实际地址与逻辑地址1.概念区分实际地址（物理地址）CPU与存储器交换数据时真正使用的地址。由20位二进制数（5位十六进制数）表示。每个存储单元都有唯一的实际地址。逻辑地址由两部分组成：段首址+偏移量两者均为16位无符号数程序中只能使用逻辑地址2.实际地址的形成公式：实际地址=段首址×16+偏移量（即：PhysicalAddress=Segment×10H+Offset）3.一对多的对应关系一个实际地址可由多个逻辑地址生成例如：实际地址11245H来自段1123H:0015H或来自段1124H:0005H4.段寄存器与偏移寄存器搭配段寄存器来源：CS、DS、SS、ES偏移量来源：IP、SP、BP、SI、DI或计算出的有效地址由BIU（总线接口单元）

根据操作类型自动确定组合8086微处理器2026/4/727存储器组织四、堆栈与操作1、堆栈的基本概念堆栈是内存中专门划分出的暂存区域，用于保存数据或地址信息。数据按“后进先出”（LIFO）

的原则进行存取。在8086系统中，堆栈段由

段寄存器SS和

栈顶指针寄存器SP共同确定。2、堆栈段的结构：SS：存放堆栈段的首地址。SP：存放栈顶的偏移地址。实际栈顶地址计算公式：实际地址=SS×16+SP。每个堆栈段的最大容量为64KB。3、堆栈的基本操作入栈（PUSH）：先将SP的值减2，再把16位数据（高字节在前，低字节在后）依次写入栈顶。出栈（POP）：从栈顶连续取出两个字节送入寄存器，然后将SP加2。所有堆栈操作都在栈顶位置完成，属于16位字操作。4、堆栈的典型应用堆栈常用于子程序调用与返回：执行CALL指令时，CPU自动将返回地址（CS和IP）压入堆栈；执行子程序前，可用PUSH保存主程序中的寄存器内容；子程序结束时，用POP恢复寄存器，再执行RET指令从堆栈中取回返回地址，回到主程序继续执行。8086微处理器2026/4/728存储器组织五、专用与保留存储单元1、设计目的：Intel为保证

系统兼容性和扩展性，在内存的最低区和最高区预留部分存储单元。这些区域用于

中断处理、系统启动

或

未来硬件/软件扩展。2、Intel体系的存储单元分配地址范围

容量

主要用途00000H～0007FH 128B 存放中断向量表（CPU中断处理）FFFF0H～FFFFFH 16B 系统复位启动区（存放启动转移指令）3、IBMPC/XT的扩展规定00000H～003FFH（1KB）：存放256个中断服务程序入口地址（每个入口占4B：2B偏移量+2B段地址）。B0000H～B0FFFH（4KB）：单色显示缓冲区，保存字符的ASCII码及属性。B8000H～BBFFFH（16KB）：彩色显示缓冲区，保存像素点代码。FFFF0H～FFFFFH（16B）：系统上电或复位时执行的BIOS启动指令区，存放在ROM中。4、意义通过统一的专用和保留区定义，Intel及其兼容机（如IBMPC/XT）可实现软件接口标准化、硬件兼容性提升，促进系统扩展与升级。8086微处理器2026/4/7298086的I/O端口组织五、专用与保留存储单元1、I/O端口概念8086与外设之间通过I/O接口传递信息。每个接口包含若干个端口（Port），每个端口对应一个唯一端口地址。端口本质上是一个可读写寄存器，用于暂存输入或输出数据。2、I/O端口的编址方式1）存储器映像编址（统一编址）将I/O端口地址与存储单元统一编址。优点：可直接使用存储器寻址方式访问端口。缺点：占用部分内存空间；地址位数较长，访问速度较慢。典型CPU：Motorola系列。2）独立编址方式（8086采用）使用A15～A0（16位）地址线

编址，可寻址：64K个8位端口

或32K个16位端口。访问规则：相邻两个8位端口组成16位端口；奇数地址的16位端口访问需两次操作；不使用段寄存器，端口地址高4位固定为0。3、保留端口在64KBI/O空间中：F8H～FFH为Intel保留端口区。用户不得占用，以确保系统与Intel产品的兼容性。802862026/4/73080286五、专用与保留存储单元1、基本特征80286是8086的高级型号，性能更强。由于两者的数据总线宽度均为16位，因此80286通常被称为“超级16位微处理器”。2、封装与结构项目 8086 80286封装类型 40引脚DIP（双列直插） 68引脚QIP（四列直插）数据总线宽度 16位 16位地址总线宽度 20位 24位可寻址内存空间 1MB 16MB3、引脚特性80286的引脚特性如图2-24所示。相比8086，增加了用于

保护模式与多任务管理

的信号引脚802862026/4/731主要性能与内部结构

1、主要性能特点：1）独立总线结构：

-16位数据总线（D0～D15）

-24位地址总线（A0～A23）

-与8086不同：地址线与数据线未复用。2）两种存储器工作模式

-实模式：使用A0～A19，可寻址1MB空间（与8086相同）

-保护模式：使用A0～A23，可寻址16MB空间3）16位内部结构

-片内总线与寄存器均为16位。4）指令系统扩展

-在8086/8088的基础上新增

执行环境操作指令

与

保护模式指令。三、应用意义由于性能大幅提升，PC/286微机在20世纪80年代末至90年代初取代了PC/XT，成为主流机型。二、内部结构特征（如下图）由四个主要部件组成：

EU（执行部件）、AU（地址部件）、IU（指令部件）、BU（总线部件）。各部件并行工作，形成取指—译码—执行重叠的流水线模式。具备存储器管理与保护功能，支持多任务运行。主频提升虽不大（10MHzvs5MHz），但处理速度提高约6倍。802862026/4/732寄存器结构

1、总体概述在8086寄存器结构

基础上进行了

扩展与增强：标志寄存器中

新增3个标志位（由原9位扩展为12位），增加1个16位的机器状态字寄存器（MSW），标志寄存器和机器状态字寄存器的位定义如图2-26所示。2、标志寄存器新增位定义位

名称

含义

适用模式12–13 IOPL（I/O特权级）

定义CPU访问I/O端口的权限，共4个特权级（00～11）

仅保护模式14 NT（嵌套任务标志）

表示当前任务是否嵌套在另一任务中（NT=1表示嵌套）

仅保护模式802862026/4/733寄存器结构

3、机器状态字寄存器（MSW）16位寄存器，仅低4位有效。主要控制CPU模式切换

与

协处理器状态：位

名称

功能说明0 PE（保护允许标志） PE=1→

启动保护模式；PE=0→

实模式；复位后自动清零1 MP（协处理器监控标志） MP=1表示系统存在数学协处理器2 EM（仿真标志） EM=1表示系统采用软件仿真协处理器3 TS（任务切换标志）

任务切换完成后由硬件自动置位，软件可复位4、功能意义加强系统安全与多任务管理提供硬件级保护机制支持协处理器与虚拟化环境802862026/4/734系统结构

80286的系统结构带有一整套的支持芯片，允许系统在较广的范围内灵活配置。80286的系统结构如图2-27所示。80386/804862026/4/735803862、内部结构组成BIU（总线接口部件）：负责与外部存储器、I/O接口通信。CPU部件：含代码预取与译码模块（形成指令流水线）；控制模块（生成时序）；执行模块（32位ALU+64位桶形移位器）。MMU（存储管理部件）：采用

段页式结构，每页4KB；每任务最多16K段，总虚拟空间可达64TB；内含Cache，构成三级存储体系（Cache–内存–外存）。1、主要性能特点32位体系结构：具有32条数据总线与32条地址总线，可寻址4GB物理存储空间。可处理8位、16位、32位

三种数据类型。三种工作模式：实模式：兼容8086，寻址1MB；保护模式：支持段页式存储管理，寻址4GB；虚拟8086模式：在保护机制下运行8086程序。高性能结构：采用

指令流水线

与

片内Cache，显著提升执行速度与效率。80386/804862026/4/73680386寄存器结构2.通用寄存器组数量：8个32位寄存器扩展：8086/8088的16位寄存器扩展而来灵活使用：

8位（AL、AH、BL、BH、CL、CH、DL、DH）

16位（AX、BX、CX、DX）

32位（EAX、EBX、ECX、EDX）如图2-29（a）所示。1.寄存器总览总数：40个寄存器分组：7组（通用寄存器组，段寄存器组，专用寄存器组，控制寄存器组，系统地址寄存器组，调试寄存器组，测试寄存器组）

通用、段寄存器与专用寄存器称为

基本寄存器，编程中最常用。其余称为

系统寄存器，多用于操作系统调试。。3.段寄存器组(图2-29（b）所示)数量：6个16位选择器寄存器扩展：8086/8088的DS、ES扩展为DS、ES、FS、GS保留：CS（代码段）、SS（堆栈段）作用：方便同时管理多个数据段，提高程80386/804862026/4/73780386寄存器结构4.专用寄存器组寄存器：EIP、EFLAGS（32位）EIP：指令指针，可工作于16位或32位操作模式EFLAGS：扩展自8086的16位标志寄存器原有9位标志：CF、PF、AF、ZF、SF、TF、IF、DF、OF。新增5位：IO特权标志（IOPL）、嵌套标志（NT）、恢复标志（RF）、模式标志（VM）、对齐检查标志（AC）80386的EIP结构如图2-29（c）所示。80386的EFLAGS的结构图如图2-30所示。80386/804862026/4/73880386寄存器结构5.控制寄存器组包括CR0~CR3。如图2-29（d）所示。CR0的低4位用于机器状态字，定义保护模式允许位（PE）、任务切换与协处理器状态（TS/EM/MP）、处理器扩展类型位（ET）和分页允许位（PG）CR1保留备用CR2存储页故障地址，CR3存储页目录表的物理地址。数据总线与内存访问：32位数据总线，可并行处理4字节数据。内存按字节组织，8位访问1个单元，16位访问2个连续单元，32位访问4个连续单元。内存库划分与数据宽度控制：8086：内存分为奇数库和偶数库，BHE与A0控制数据宽度访问。80386：内存分为0~3库，通过BS8、BS16信号和地址总线A1、A0选择，实现8位、16位、32位数据访问。80386/804862026/4/7398048680486相比80386的提升主频提升：最高可达100MHz，采用RISC内核，常用指令仅需一个时钟周期，显著提高运行速度与效率。集成浮点运算部件：80486内建FPU，简化系统硬件设计，无需外部协处理器80x87。表2-6列出了微处理器和协处理器的使用联系内置Cache：包含8KBCache，可在一个时钟周期内完成常用指令执行，加快程序运行速度。Pentium系列微处理器2026/4/740

Pentium系列微处理器概述Intel推出Pentium系列微处理器后，微计算机进入了Pentium时代。Pentium系列包括Pentium、PentiumPro、PentiumII、PentiumIII和Pentium4，各代产品在性能、总线宽度、缓存、浮点运算和多媒体处理能力等方面不断提升。1.Pentium数据总线宽度：64位。配备双整型处理器、协处理器和分支预测逻辑。Cache结构优化：8KB数据Cache+8KB指令Cache。指令处理速度快：每个时钟周期可执行两条常用指令。支持MMX指令，提高多媒体处理能力。2.PentiumPro包含Pentium功能。L1Cache：16KB（8KB数据+8KB指令），L2Cache可为256KB或512KB。地址总线宽度36位，寻址空间增大至64GB。3.PentiumII基于PentiumPro架构，整合MMX技术。新增8个64位寄存器和57条MMX指令，采用SIMD指令并行处理数据。内部Cache移至外部PCB，可根据需求灵活升级。Cache：L116KB，L2可扩展至256KB、512KB或1MB。4.PentiumIII工艺：0.25μm，集成度更高，主频更快（500MHz–165GHz）。新增70条MMX相关指令：优化连续数据处理、浮点运算速度提高至每条指令处理4对浮点数。多媒体处理能力增强，改进视频和图像处理效率。每块芯片含128位独立ID，用于身份识别。5.Pentium4工艺：0.18μm，集成晶体管4200万个，主频1GHz–3.06GHz（计划最高10GHz）。流水线升级至20级，提高高主频设计能力。引入高级动态执行引擎，减少执行单元空闲，提高效率。高速缓存技术优化，执行跟踪技术减少分支预测失效影响。增强双精度浮点运算指令和多媒体处理能力，支持MPEG2/MPEG4视频解码。。80x86/Pentium系列微处理器的工作模式2026/4/741

80x86/Pentium系列微处理器的工作模式共4种，如表2-7所示。1.实模式（RealMode）向后兼容8086，能直接运行8086源程序，同时可使用32位寄存器和部分32位指令。寻址、存储器管理及中断机制与8086一致。默认操作数长度为16位，可访问FS和GS作为附加段基址。最大可寻址存储空间为1MB，每段固定64KB，实际地址=段基址

×16+段内偏移。特殊保留区：FFFF0H～FFFFFH（初始化专用区）、00000H～003FFH（中断向量表区）。仅支持单任务模式，系统启动或复位后自动进入实模式。工作模式

80x86/Pentium系列微处理器的工作模式2026/4/742

2.保护模式（ProtectedMode）

由80286引入，支持虚拟存储管理，通过MMU将虚拟地址映射到实际内存地址。地址管理方式：80286为段式（16MB实际地址，1GB虚拟地址），80386为段页式（4GB实际地址，64TB虚拟地址）。提供保护机制：多任务环境下，每个任务分配独立虚拟地址空间，实现任务隔离。同一任务内通过

特权级（0~3级）

控制代码和数据访问权限，数字越低权限越高。特权层结构如图2-31所示。特点：支持四级保护，实现程序、用户及操作系统之间隔离。存储器寻址可使用实际地址、虚拟地址或线性地址（80386及以上）。借助MMU，有效利用外存空间，提供超出实际物理空间的存储能力。

工作模式

80x86/Pentium系列微处理器的工作模式2026/4/743

3.虚拟8086模式（Virtual8086Mode）解决在多任务保护模式下运行基于8086程序的问题。特点：存储器寻址空间为1MB，与实模式相同。段寄存器及用法与实模式一致。支持分页管理，可将1MB的虚拟8086地址映射到4GB的物理空间任意位置。优势：可同时运行8086和32位操作系统及应用程序。基于8086的程序在保护模式下运行，可使用存储管理、中断、异常和多任务机制。4.系统管理模式（SystemManagementMode，SMM）统一Intel微处理器标准模式，为操作系统提供节能和系统安全管理机制。工作流程：进入SMM时，处理器保存当前任务信息，并切换到独立地址空间执行系统管理程序。退出SMM时，恢复原任务状态。地址空间：系统管理RAM，使用类似实际地址的存储模型。工作模式

80x86/Pentium系列微处理器的工作模式2026/4/744

工作模式转换规则（如图）进入实模式：系统复位或将CR0寄存器中的PE位置0。进入保护模式：将CR0寄存器中的PE位置1，操作前需完成初始化。进入虚拟8086模式：在保护模式下，将EFLAG寄存器中的VM位置1。进入系统管理模式：使Pentium的系统管理中断信号SMI有效。从系统管理模式返回：使用RSM指令恢复被中断程序状态。工作模式

微处理器的发展2026/4/745

现代64位微处理器主要基于IA-64和x86-64两种体系结构。1.IA-64体系结构（Itanium系列）开发背景：Intel与HP合作开发，采用EPIC（显性并行指令计算）技术，提高指令级并行性。特点：编译器可有效组织代码，优化执行顺序，提升指令执行效率。使用分支预测技术，提高流水线执行的准确性和顺畅性。采用动态执行技术，提前获取可能需要的数据，减少内存延迟。寻址与兼容性：支持64位寻址，包含IA-32指令集，可运行IA-32程序，但IA-64与IA-32不兼容。2.x86-64体系结构（AMD64/Intel64）开发背景：为兼容x86系列，AMD推出x86-64，Intel推出EM64T（Intel64）。特点：向后兼容x86程序，无需修改即可运行16位和32位应用。增加64位寻址能力，扩展寄存器资源，新增8个64位通用寄存器。为SIMD指令增加8个XMM寄存器，支持高性能多媒体计算。新增IA-32e模式，包括兼容模式（运行32位/16位程序）和64位模式（访问64位地址空间）。64位微处理器体系结构

微处理器的发展2026/4/746

现代64位微处理器主要基于IA-64和x86-64两种体系结构。背景：早期CPU为单核，性能提升主要依靠

提高主频

和

增大Cache，但这会带来功耗增加和成本上升，性能提升有限。引入

多核技术

可提升并行处理能力和计算密度，在较低主频和较小Cache条件下实现性能大幅提升。典型产品：PentiumD/PentiumXE（2005）双核，采用NetBurst架构，每个核心配1MBL2，核心共享封装和前端总线。支持EM64T、EIST，动态调整运算能力，实现性能与功耗平衡。引入Vanderpool、LaGrande、IAMT等技术。最高主频3.2GHz。Core2Duo（2006）基于IntelCore架构，具备宽动态执行核心、智能Cache和高效存储访问。面向台式机、笔记本及工作站。趋势：台式机与笔记本广泛使用

四核、八核甚至十二核CPU，实现更高性能和并行计算能力。多核微处理器

微处理器的发展2026/4/747

定义：SoC是将

微处理器、存储器、数字/模拟IP核和可编程逻辑

集成在单一芯片上的信息系统核心狭义：CPU核心的集成电路系统。广义：包括CPU、存储器、外设接口及其他系统功能的微型计算机系统。出现时间：20世纪90年代，随着技术发展不断完善。主要特点：功能高度复杂，可完成完整系统功能。采用纳米级微细加工工艺制造。至少包含一个或多个CPU。支持多种数字与模拟信号接口。可通过外部重新编程改变功能。优势与应用：体积小、功耗低、速度快、可靠性高、使用简便。广泛应用于

工业控制、消费电子、军事装备

等领域。随着集成电路技术发展，SoC的应用将更加普及。如图2-33所示，PXA27X是一种高性能、低功耗（可达到每毫瓦MIPS）、功能强劲的SoC处理器SoC微处理器的发展2026/4/748

ARM处理器与RISC架构CISC与RISC指令系统CISC（复杂指令系统计算机）：指令长度不固定，指令条数多，编程和设计复杂，兼容早期桌面软件。RISC（精简指令系统计算机）：指令长度固定，指令条数少，结构简单，运算速度快。现代发展趋势：现代CISC微处理器采用RISC内核，通过译码器转换为对外的CISC指令接口，如Pentium系列、AMD6K系列。ARM处理器首个RISC架构CPU：ARM1（1985年由Acorn公司设计）。32位RISC微处理器，特点：高性能、低功耗、性价比高。ARM公司只设计IP核，不生产芯片或主机。应用广泛：至2011年，ARM架构芯片在全球手机市场份额超过90%，改变了Intel的市场格局。ARM处理器微计算机原理及应用第3章

80x86/Pentium指令系统

从8086到Pentium：兼容与创新并进的微处理器指令系统演进CONTENT501234指令的基本格式寻址方式指令执行时间8086指令系统3537中断指令80286扩充的指令80386和80486扩充的指令68Pentium系列CPU扩充的指令指令的基本格式2026/4/751操作码（Opcode）字段指示CPU要执行的操作类型。由一组二进制代码表示在汇编语言中用**助记符（Mnemonic）**表示。操作数（Operand）字段指出指令执行所需的操作数。操作数可为：立即数（指令中直接给出）；存放操作数的地址；操作数地址的计算方式。一条指令由两个主要字段组成，如图3-1所示操作数数量：单操作数指令：仅一个操作数；双操作数指令：包括源操作数（src）与目的操作数（dst）。执行前：src和dst参与运算；执行后：结果存放在dst中。寻址方式2026/4/752寻址方式定义：寻址方式是指根据指令格式，由CPU确定操作数的位置或获取方式。80x86指令操作数来源：隐含在操作码中；直接包含在操作数字段中；存放在寄存器、I/O端口或存储器中。若操作数位于存储器中，CPU需根据表达式计算其有效地址（EA）。固定寻址（InherentAddressing）特点：操作数地址隐含在操作码中。常用于：单操作数指令。示例：十进制调整指令（如DAA）的操作总在AL寄存器中进行；寄存器入栈/出栈指令中，一个操作数固定为堆栈栈顶。优点：操作数地址无需计算

→

执行速度快。立即数寻址（ImmediateAddressing）定义：操作数直接写在指令中，随指令一同取入指令队列。立即数类型：8位（字节）；16位（字）；32位（双字，适用于80386及以上CPU）示例：说明：立即数只能作为源操作数；不执行总线周期

→

执行速度快；常用于给寄存器赋初值。MOVAL，C3H；

执行后，（AL）=C3HMOVAX，2050H；

执行后，（AX）=2050H，其中（AH）=20H，（AL）=50HMOVEAX，32002050H；

执行后，（EAX）=32002050H，限用于80386以上的32位CPU寻址方式2026/4/753寻址方式寄存器寻址（RegisterAddressing）定义：操作数存放在CPU内部寄存器中，指令中直接给出寄存器名。寄存器类型：16位通用寄存器：AX、BX、CX、DX、SI、DI、SP、BP8位通用寄存器：AL、AH、BL、BH、CL、CH、DL、DH32位通用寄存器：EAX、EBX、ECX、EDX、ESI、EDI、ESP、EBP段寄存器：CS、DS、SS、ES、FS、GS标志寄存器：F、EFLAGS示例：特点：操作在CPU内部完成，无需总线周期；执行速度快；可同时用于源或目的操作数。INCCX；

执行后，（CX）←（CX）+1MOVDS，AX；

执行后，（DS）←（AX）且（AX）不变MOVESI，EAX；

执行后，（ESI）←（EAX）且（EAX）不变存储器寻址（MemoryAddressing）概念：使用存储器寻址的指令，其操作数存放在

数据段、堆栈段或附加段，而不是代码段。指令本身只给出

地址或与地址相关的信息。地址计算过程EU计算EA（EffectiveAddress）：EA：不带符号的16位数；含义：操作数距“段首址”的偏移量（字节数）BIU计算物理地址PA：PA=段基址

×16+EACPU通过总线访问该物理地址，取出操作数并执行指令。限制一条指令中最多只能有一个存储器操作数（作为源或目的）。寻址方式数量8086提供24种存储器寻址方式。各方式的EA计算方法与默认段寄存器可参考教材中表3-1（如下一页PPT所示）。寻址方式2026/4/754存储器寻址方式的EA计算方法和约定使用段1.段超越前缀（SegmentOverridePrefix）指令中使用的段寄存器通常有默认段（称为“约定使用段”）。若需要使用其他段寄存器访问内存，可在指令前添加段超越前缀。例如：ES:、SS:等前缀。2.位移量（DISP）DISP8：8位位移量DISP16：16位位移量程序中通常用

已定义的标号（Label）

表示该位移量。3.存储器寻址方式的分类根据

有效地址EA的计算方式，存储器寻址可分为多种类型（如基址寻址、变址寻址、相对寻址等）。后续将按EA的不同计算方法逐类介绍。寻址方式2026/4/755存储器寻址方式直接寻址（DirectAddressing）基本概念：操作数的偏移地址nn直接写在指令中（通常位于指令的B3、B4字节）。默认使用DS作为段寄存器。有效地址：EA=nn实际地址：PA=DS×16+nn示例MOVAL,[2000H]→

读取DS:2000H字节到ALMOVAX,[2000H]→

读取DS:2000H与DS:2001H两个字节到AX：低地址

→AL；高地址

→AH已知DS=3000H：则PA=3000H×16+2000H=32000H段超越（SegmentOverride）如果操作数不在DS，可使用段前缀：MOVAL,ES:[2000H]寄存器间接寻址（RegisterIndirectAddressing）基本概念：EA不写在指令中，而是由某个“间址寄存器”的内容决定：BX、BP、SI、DI默认段规则①

使用BX、SI或DI作为间址寄存器默认段：DS实际地址：PA=DS×16+（BX/SI/DI）例：MOVAX,[SI]已知DS=2000H，SI=1000H：→PA=21000H→

把21000H和21001H的内容装入AX②

使用BP作为间址寄存器默认段：SS实际地址：PA=SS×16+BP寻址方式2026/4/756存储器寻址方式寄存器相对寻址（RegisterRelativeAddressing）基本概念：与“寄存器间接寻址”类似，也使用BX、BP、SI、DI作为间址寄存器。区别在于：指令中会额外包含一个8位或16位位移量（DISP）。有效地址EA＝

寄存器内容+位移量。在寄存器相对寻址方式下，操作数的实际地址为应用特点常用于数组访问：位移量（DISP）

用来标识数组的起始位置；间址寄存器（BX/BP/SI/DI）

的值决定访问数组中的哪个元素。与寄存器间接寻址类似：因为数组元素等长，只需改变寄存器的内容，就能顺序访问数组中的任意元素。基址变址寻址（BasedIndexedAddressing）定义：基址变址寻址方式中，操作数的有效地址（EA）由基址寄存器与变址寄存器的内容相加得到。EA=Base+Index常见组合形式基址寄存器

段寄存器

变址寄存器BX

DS

SI或DIBP

SS

SI或DI在基址变址寻址方式下，操作数的实际地址为：寻址方式2026/4/757存储器寻址方式相对基址变址寻址（RelativeBasedIndexedAddressing）概念：在“基址+变址”寻址的基础上，再加入8位或16位位移量（DISP）。实际地址计算：当基址为BX（默认段DS）：PA=DS×16+BX+SI/DI+DISP当基址为BP（默认段SS）：PA=SS×16+BP+SI/DI+DISP示例：指令：MOVAX,MASK[BX+SI]设：DS=3000HBX=2000HSI=1000HMASK=1230H则：PA=30000H+(2000H+1000H+1230H)=34230H特点与应用：常用于堆栈数组访问：BP指向栈顶；DISP表示栈顶到数组首元素的距离；SI/DI用于访问数组各元素。相对基址变址寻址的示意图如图3-5所示。寻址方式2026/4/758存储器寻址方式串寻址（StringAddressing）只用于

数据串操作指令，操作数地址不写在指令里，而是

隐含使用SI和DI：SI→

源串起始位置；DI→

目的串起始位置在重复指令中（如REP），CPU会自动更新SI/DI常见指令：MOVSB：按字节传送串（自动使用SI、DI）MOVSW：按字传送串（自动使用SI、DI）80386的32位寻址相比8086的改进：1：段寄存器更多：可使用：CS、DS、SS、ES、FS、GS2：更灵活的有效地址EA组合EA=基址寄存器+变址寄存器

×

比例系数+位移量

基址寄存器：EAX、EBX、ECX、EDX、ESP、EBP、ESI、EDI

变址寄存器：任意上述寄存器（ESP不能作变址寄存器）

比例系数：1、2、4、8（仅变址寄存器可用）

位移量：32位常数（–2³¹~2³¹–1）3：默认段规则基址为ESP/EBP→

默认段SS其他情况

→

默认段DS特点组合方式极灵活支持更大范围的数据结构（如结构体、数组、指针访问）寻址方式2026/4/759I/O端口寻址直接端口寻址（DirectPortAddressing）特点：IN/OUT指令为

双字节指令；第二字节（B2）给出8位端口地址

→

范围0～255；不需要寄存器；端口地址直接写出来（不能加括号！）指令示例：补充若端口宽度只有8位

→

必须用字节指令该方式称为

长格式I/O指令在8086/8088中，I/O端口采用独立编址方式：端口空间大小：字节端口：64KB；字端口：32KB只能用IN/OUT指令访问寄存器间接端口寻址（RegisterIndirectAddressing）使用场景当端口地址≥256时，直接寻址无法表示必须使用DX寄存器保存16位端口地址范围：0000H～FFFFH（64KB空间）特点IN/OUT指令为单字节指令；类似存储器的“寄存器间接寻址”，但只能用DX称为短格式I/O指令指令示例2026/4/76080x86为什么不把“取指时间”算进去？在8086/80x86里，有两个小分工合作的模块：BIU（总线接口部件）：负责预取指令、访问内存、维护指令队列。EU（执行部件）：负责执行指令。BIU会提前把指令塞进队列（类似“预加载”），所以在EU执行当前指令的同时，BIU在后台取下一条指令。👉

结论：取指和执行重叠了，所以计算指令执行时间时，取指这段直接不算。指令执行时间指令执行时间＝三部分（但不是每条都有三部分）1）EU的基本执行时间（BaseTime）跟指令本体有关，比如ADD、MUL、MOV每类都有自己的固定基本时间。这个在《表3-3》里列了。2）计算有效地址EA的时间只有当你访问内存（不是寄存器）时，才需要计算EA。不同寻址方式计算EA的复杂度不一样，所以时间也不同比如[BX+SI+displacement]就比[BX]要多算几个加法，花时间也更多。3）总线读/写周期（Memory/I/O访问时间）同样只有内存或I/O访问才会触发这个开销。8086一次总线周期4T（4个时钟周期），一次能传16位数据，但——条件必须满足：2026/4/761⚠️字操作数的“地址对齐”会影响访问速度（重点）情况1：字（16位）从偶地址开始存放

→perfect，1个总线周期就够了因为数据总线是16位，直接“双字节齐刷刷”读一次。情况2：字从奇地址开始存放

→

麻烦，需要2个总线周期因为地址不对齐，一个字拆成“低8位一块，高8位一块”，要读两次。👉

所以存16位数时最好放偶地址，不然直接double时间。🧩

字节操作数的总线行为若字节在

偶地址：使用数据总线

低8位若字节在

奇地址：使用数据总线

高8位但字节不需要两次总线周期，它只是决定数据线上哪一半在工作。🎯

总结成一句非常工程师的话：内存操作＋寻址方式越复杂

→

执行越慢；字从奇地址读写

→

时间直接翻倍。寄存器操作最快；取指时间不算，因为8086会预取。指令执行时间2026/4/762概述系统概述：8086指令系统是80x86指令系统的基本部分，包含133条基本指令，这些指令与寻址方式组合，再加上不同的数据形式（字节或字），可构成上千种指令（见附录A）。这些指令按功能可分为6类：数据传送类、算术运算类、逻辑运算与移位类、串操作类、控制转移类、处理器控制类。学习重点：掌握指令助记符和操作数书写理解指令执行对标志寄存器的影响实践编程：阅读示例程序

→

编写练习程序

→

上机调试8086指令系统2026/4/763

数据传送类指令数据传送类指令用来实现CPU内部寄存器之间、CPU内部寄存器和存储器之间、CPU累加器AX或AL和I/O端口之间的数据传送，可分为4类，如表3-5所示8086指令系统2026/4/764通用传送指令包括：MOV、堆栈操作指令(PUSH/POP)和XCHG。主要用途：寄存器、存储器、I/O端口间的数据传送，或数据暂存、赋初值1）MOV指令特点：最常用、形式简单；源操作数和目的操作数支持多种寻址方式；传送数据可为8位或16位MOV指令的6种常见格式8086指令系统MOV指令使用注意事项1.数据长度必须匹配寄存器或立即数（8位/16位）2.两个操作数中至少有一个必须是寄存器3.不能修改CS或IP寄存器4.段寄存器之间不能直接传送：错误示例：MOVDS,ES5.立即数不能作为目的操作数6.初始化段寄存器需通过通用寄存器2026/4/765通用传送指令堆栈操作指令堆栈特点：单一出入口，SP指向当前栈顶入栈（PUSH）和出栈（POP）操作总是针对栈顶执行操作后，SP自动更新堆栈操作的三种格式应用保存或恢复寄存器数据；调用子程序或中断服务时保护现场8086指令系统使用注意事项操作数隐含为SP指向的栈顶单元堆栈为字操作，不允许PUSH/POP字节数据错误示例：PUSHAL3.SP自动更新：PUSH：SP减2，高位数据先入栈POP：SP加2，出栈顺序与入栈相4.CS可以入栈，但不能随意POP到CS5.保存/恢复多个寄存器时遵循先进后出原则XCHG指令功能：交换两个操作数的数据支持CPU寄存器

↔CPU寄存器支持CPU寄存器

↔

存储单元数据类型：字节或字使用注意事项OPR1和OPR2不能同时为存储器操作数不允许使用段寄存器不允许使用立即数2026/4/766累加器专用传送指令累加器专用传送指令特点：累加器（AL/AX）作为数据传输核心主要用于I/O指令和换码指令I/O指令格式：按端口寻址方式分

长格式

和

短格式。8086指令系统使用注意事项累加器专用：I/O指令只能用AL/AX，其他寄存器不可替代端口范围：长格式：0～FFH（小型单板机足够）大型系统可能使用大于FFH的端口（扩展接口）硬件依赖：无硬件端口支持时程序可能死锁短格式使用：端口地址必须先赋值给DX只能使用DX寄存器2026/4/767地址-目标传送指令功能：将存储器操作数的地址传送到16位寄存器，而不是传送其内容用途：用于设置地址指针、控制寻址机构1）有效地址送寄存器（LEA指令）格式：LEAr,src;r←src的有效地址(EA)说明：将存储器操作数的地址加载到寄存器r，用作地址指针。2）指针送寄存器和DS（LDS指令）格式：LDSr,src;r←src的EA，DS←src的EA+2说明：将32位地址指针传送到r+DS；前2字节

→

寄存器r；后2字节

→DS8086指令系统3）指针送寄存器和ES（LES指令）格式：LESr,src;r←src的EA，ES←src的EA+2说明：功能类似LDS指令，只是用ES代替DS；通常指定DI作为寄存器使用注意事项r不能使用段寄存器src必须是存储器操作数，寻址方式可为24种之一2026/4/768算术运算类指令算术运算类指令（ArithmeticInstructions）功能：完成

加、减、乘、除

以及BCD校正运算指令总数：20条（含校正指令）基本特点：双操作数指令除源操作数为立即数外，至少有一个操作数在寄存器中；单操作数指令

不允许使用立即数；INC、DEC指令为单操作数指令，其余为双操作数指令注意事项操作数类型：寄存器、存储器、立即数（视指令而定）BCD码运算：用于十进制数校正双操作数指令格式：OPdst,src;dst←dstOPsrc如表3-6所示。在基本运算指令中，除INC和DNC指令外，其余均为双操作数指令8086指令系统2026/4/769算术运算类指令算术运算类指令的操作数操作数类型：两类操作数：无符号数vs.带符号数无符号数：所有位都是数值位8位：0～255（00H～FFH）16位：0～65535（0000H～FFFFH）带符号数：最高位为符号位（0表示+，1表示–），用补码表示8位：–128～+127（80H～7FH）16位：–32768～+32767（8000H～7FFFH）无符号数与带符号数的溢出判断无符号数溢出

→

看进位标志CFCF=1：产生进位

→

发生溢出CF=0：无溢出多字节加法利用CF传递进位带符号数溢出

→

看OFOF=1：运算结果超出带符号范围（结果错误）OF=0：无溢出8086指令系统BCD码运算8086支持两类BCD码：组合BCD（PackedBCD）：1字节存两个4位BCD非组合BCD（UnpackedBCD）：1字节仅低4位有效，高4位为0BCD依旧按二进制规则运算

→

运算后需使用“校正指令”调整结果算术类指令的特点基本运算指令大多为双操作数例外：INC、DEC为单操作数大部分算术指令会影响以下标志位：CF：无符号溢出OF：带符号溢出ZF：结果为0SF：结果为负PF：结果中1的个数为偶数AF：半字节进位（主要用于BCD调整）2026/4/770加法指令总体概述:3条基本加法指令：ADD、ADC、INC2条BCD加法调整指令：DAA、AAAADD指令