(2025年)计算机组成原理习题(含答案)

(2025年)计算机组成原理习题(含答案)一、选择题1.下列部件中不属于控制器的是（）A.指令寄存器B.程序计数器C.算术逻辑单元D.指令译码器答案：C。算术逻辑单元（ALU）是运算器的核心部件，用于完成算术和逻辑运算，而指令寄存器、程序计数器和指令译码器都属于控制器的组成部分。指令寄存器用于存放当前正在执行的指令，程序计数器用于存放下一条要执行的指令地址，指令译码器对指令进行译码以产生相应的控制信号。2.计算机系统中的存储器系统是指（）A.RAM存储器B.ROM存储器C.主存储器D.主存储器和外存储器答案：D。计算机的存储器系统包括主存储器（如内存）和外存储器（如硬盘、光盘等）。主存储器速度快但容量相对较小，用于暂时存放正在运行的程序和数据；外存储器容量大但速度慢，用于长期保存大量的数据和程序。3.某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是（）A.1MB.4MBC.4MD.1MB答案：A。首先将存储容量4MB换算成字节，4MB=4×1024×1024B。因为字长为32位，即4字节，所以按字编址的存储单元数为(4×1024×1024B)÷4B=1024×1024=1M，其寻址范围就是1M。4.某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为（）A.8，512B.512，8C.18，8D.19，8答案：D。存储容量为512K×8位，512K=2^19，所以地址线数目为19根，用于选择2^19个存储单元；数据线数目为8根，用于一次传输8位数据。5.下列说法中正确的是（）A.指令周期等于机器周期B.指令周期小于机器周期C.指令周期大于机器周期D.指令周期可能大于或小于机器周期答案：C。指令周期是指CPU从取出一条指令并执行完这条指令所需的全部时间，机器周期是完成一个基本操作的时间。一条指令的执行通常需要多个基本操作，所以指令周期大于机器周期。6.微程序控制器中，机器指令与微指令的关系是（）A.每一条机器指令由一条微指令来执行B.每一条机器指令由一段用微指令编成的微程序来解释执行C.一段机器指令组成的程序可由一条微指令来执行D.一条微指令由若干条机器指令组成答案：B。在微程序控制器中，每一条机器指令对应一段由微指令编成的微程序，通过执行这段微程序来解释执行相应的机器指令。7.同步控制是（）A.只适用于CPU控制的方式B.只适用于外围设备控制的方式C.由统一时序信号控制的方式D.所有指令执行时间都相同的方式答案：C。同步控制是指由统一的时序信号来控制计算机各部件的操作，使得各部件的工作在时间上协调一致。它既适用于CPU内部的控制，也适用于CPU与外围设备之间的控制。不同指令的执行时间不一定相同。8.某计算机的指令流水线由四个功能段组成，各功能段的执行时间分别为5ns、6ns、3ns、8ns，则该流水线的最大吞吐率为（）A.1/8nsB.1/22nsC.1/16nsD.1/5ns答案：A。流水线的最大吞吐率取决于流水线中执行时间最长的功能段，即瓶颈段。在本题中，最长执行时间为8ns，所以最大吞吐率为1/8ns。9.下列关于RISC的叙述中，错误的是（）A.RISC普遍采用微程序控制器B.RISC大多数指令在一个时钟周期内完成C.RISC的内部通用寄存器数量相对CISC多D.RISC的指令数、寻址方式和指令格式种类相对CISC少答案：A。RISC（精简指令集计算机）通常采用硬布线控制器而不是微程序控制器，因为硬布线控制器速度快，更符合RISC指令简单、执行速度快的特点。RISC大多数指令在一个时钟周期内完成，内部通用寄存器数量相对较多，指令数、寻址方式和指令格式种类相对CISC少。10.若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）A.原码B.补码C.反码D.移码答案：B。原码表示时，符号位为1表示负数，数值位不变，-0.1010的原码为1.1010；反码表示时，符号位不变，数值位取反，-0.1010的反码为1.0101；补码表示时，在反码的基础上加1，-0.1010的补码为1.0110；移码通常用于表示整数，不用于表示小数。二、填空题1.计算机中常用的码制有原码、反码、补码和______。答案：移码。移码常用于表示浮点数的阶码，它是在真值的基础上加上一个偏移量得到的。2.主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是______。答案：解决主存与CPU速度不匹配的问题。由于CPU的速度远高于主存的速度，在主存和CPU之间增加Cache可以利用Cache的高速特性，将CPU近期可能会使用的数据和指令预先存放在Cache中，当CPU需要这些数据和指令时可以直接从Cache中读取，从而提高CPU访问数据的速度。3.指令格式通常由______和操作数地址码两部分组成。答案：操作码。操作码用于指明指令要执行的操作类型，如加法、减法、乘法等；操作数地址码用于指明操作数的存储位置。4.微程序控制器主要由控制存储器、______和微地址形成部件等组成。答案：微指令寄存器。控制存储器用于存放微程序，微指令寄存器用于存放当前正在执行的微指令，微地址形成部件用于产生下一条微指令的地址。5.计算机系统中，根据总线所处的位置不同，可分为内部总线、______和外部总线。答案：系统总线。内部总线是指CPU内部各部件之间的连线；系统总线是连接CPU、主存和I/O设备等主要部件的总线；外部总线是计算机与外部设备之间的通信总线。6.若某计算机的字长为32位，则该计算机的一个字节包含______位。答案：8。字节是计算机中数据存储的基本单位，无论计算机字长是多少，一个字节始终包含8位。7.动态随机存储器（DRAM）需要定期进行______操作，以防止存储的信息丢失。答案：刷新。DRAM是利用电容存储电荷的原理来存储信息的，由于电容会逐渐放电，所以需要定期对存储单元进行刷新，以保持存储的信息不丢失。8.指令执行过程中，取指令操作是从______中取出指令。答案：主存储器。指令存放在主存储器中，CPU在执行指令时，首先要从主存储器中取出指令，然后对指令进行译码和执行。9.流水线中的相关问题主要有资源相关、______和控制相关。答案：数据相关。资源相关是指由于多条指令在同一时刻争用同一资源而产生的冲突；数据相关是指由于后续指令需要用到前面指令的执行结果而产生的冲突；控制相关是指由于转移指令等改变程序执行顺序而产生的冲突。10.在浮点数的表示中，尾数通常采用______码表示。答案：补。补码表示可以方便地进行加减法运算，并且在尾数的表示中可以避免出现正零和负零的不同表示形式，提高了浮点数运算的准确性和效率。三、简答题1.简述冯·诺依曼计算机的基本特点。答案：冯·诺依曼计算机的基本特点主要包括以下几点：-采用存储程序原理：将程序和数据以二进制形式存储在存储器中，计算机按照程序规定的顺序依次执行指令，实现自动计算。-计算机由运算器、控制器、存储器、输入设备和输出设备五大基本部件组成。运算器负责进行算术和逻辑运算；控制器负责控制计算机各部件的协调工作；存储器用于存储程序和数据；输入设备用于将外部信息输入到计算机中；输出设备用于将计算机的处理结果输出。-指令和数据以同等地位存于存储器中，并可按地址寻访。-指令由操作码和地址码组成。操作码指明指令要执行的操作类型，地址码指明操作数的存储位置。-以运算器为中心，输入输出设备与存储器之间的数据传送都要通过运算器。2.简述Cache的工作原理。答案：Cache的工作原理基于程序的局部性原理，包括时间局部性和空间局部性。时间局部性是指程序在一段时间内会多次访问同一数据或指令；空间局部性是指程序在访问一个数据或指令时，会在不久的将来访问其附近的数据或指令。当CPU需要访问主存中的数据或指令时，首先会在Cache中查找。如果该数据或指令已经存在于Cache中，即发生Cache命中，CPU可以直接从Cache中读取数据或指令，从而大大提高了访问速度。如果该数据或指令不在Cache中，即发生Cache缺失，CPU则需要从主存中读取该数据或指令，并将其所在的主存块调入Cache中。如果Cache已满，则需要根据一定的替换算法（如先进先出算法、最近最少使用算法等）替换掉Cache中的一个主存块。3.说明指令周期、机器周期和时钟周期之间的关系。答案：时钟周期是计算机中最基本的时间单位，它是由计算机的时钟信号产生的，时钟信号的频率决定了时钟周期的长短。机器周期是完成一个基本操作所需要的时间，通常由若干个时钟周期组成。一个基本操作可以是取指令、读存储器、写存储器等。指令周期是指CPU从取出一条指令并执行完这条指令所需的全部时间。一条指令的执行通常需要多个基本操作，所以指令周期通常由若干个机器周期组成。综上所述，时钟周期是最基本的时间单位，机器周期包含若干个时钟周期，指令周期包含若干个机器周期，即指令周期＞机器周期＞时钟周期。4.简述微程序控制器的工作过程。答案：微程序控制器的工作过程如下：-取微指令：根据当前的微地址从控制存储器中取出一条微指令，并存入微指令寄存器。-执行微指令：微指令寄存器中的微指令被译码，产生相应的控制信号，这些控制信号控制计算机各部件完成相应的操作。-形成下一条微指令地址：根据微指令中的微地址字段和其他条件，通过微地址形成部件产生下一条微指令的地址。-重复上述步骤：不断地取出微指令、执行微指令并形成下一条微指令地址，直到完成当前机器指令的执行。当一条机器指令执行完毕后，根据新的机器指令地址，产生对应的微程序入口地址，开始执行新的微程序。5.简述流水线技术的特点和优缺点。答案：流水线技术的特点：-并行性：流水线技术将指令的执行过程分解为多个阶段，各个阶段可以并行执行，从而提高了指令的执行效率。-时间重叠：相邻的指令可以在不同的阶段同时进行处理，实现了时间上的重叠。-顺序性：指令在流水线中仍然按照顺序依次进入各阶段，但在不同阶段可以同时处理不同的指令。优点：-提高了CPU的吞吐率：由于多个指令可以同时在不同阶段执行，单位时间内可以完成更多的指令，从而提高了CPU的吞吐率。-提高了系统的性能：流水线技术可以使CPU更充分地利用硬件资源，减少了CPU的空闲时间，提高了系统的整体性能。缺点：-流水线建立时间长：在流水线开始工作时，需要一定的时间来将指令填满各个阶段，这个过程称为流水线的建立时间。-存在相关问题：如资源相关、数据相关和控制相关等，这些相关问题会导致流水线的停顿，影响流水线的效率。-硬件成本高：为了实现流水线技术，需要增加一些硬件设备，如寄存器、缓冲器等，从而增加了硬件成本。四、计算题1.已知[x]补=1.1011，求x的真值。解：对于补码表示的数，当符号位为1时，表示该数为负数。求其真值的方法是将补码减1得到反码，再将反码各位取反得到原码，最后根据原码写出真值。[x]补=1.1011[x]反=[x]补-1=1.1011-0.0001=1.1010[x]原=1.0101所以x的真值为-0.0101。2.某计算机的主存容量为64KB，按字节编址，其地址线和数据线各为多少根？若采用8K×8位的存储芯片构成该主存，需要多少片这样的芯片？解：-地址线数量：主存容量为64KB=2^16B，所以地址线数量为16根，用于选择2^16个存储单元。-数据线数量：因为按字节编址，一个字节为8位，所以数据线数量为8根。-芯片数量：主存容量为64KB=64×1024×8位，存储芯片容量为8K×8位=8×1024×8位。则需要的芯片数量为(64×1024×8位)÷(8×1024×8位)=8片。3.某指令流水线由5段组成，各段所需的时间分别为2ns、3ns、4ns、5ns、3ns。求：（1）流水线的最大吞吐率。（2）若连续执行100条指令，求执行这些指令所需的时间。解：（1）流水线的最大吞吐率取决于流水线中执行时间最长的功能段，即瓶颈段。在本题中，最长执行时间为5ns，所以最大吞吐率为1/5ns。（2）第一条指令的执行时间为各段时间之和，即2ns+3ns+4ns+5ns+3ns=17ns。从第二条指令开始，每条指令的执行时间为瓶颈段的时间5ns。所以连续执行100条指令所需的时间为17ns+(100-1)×5ns=17ns+495ns=512ns。4.已知一个浮点数的格式为：阶码8位（含1位阶符），尾数24位（含1位数符），均用补码表示。若某浮点数的二进制表示为01000010110000000000000000000000，求该浮点数的真值。解：-阶码部分：01000010，符号位为0表示正数。将阶码的数值部分转换为十进制为66（01000010B=66D）。-尾数部分：110000000000000000000000，符号位为1表示负数。求其真值，先求反码为101111111111111111111111，原码为110000000000000000000000，其真值为-0.1。-规格化浮点数的真值计算公式为：N=(-1)^S×1.M×2^(E-127)（其中S为数符，M为尾数的数值部分，E为阶码的数值部分）。这里S=1，M=0.1，E=66，则N=(-1)^1×1.1×2^(66-127)=-1.1×2^(-61)。五、设计题1.设计一个简单的4位加法器，要求使用全加器实现。解：全加器是实现两个一位二进制数相加并考虑低位进位的电路。一个4位加法器可以由4个全加器级联而成。设两个4位二进制数分别为A=A3A2A1A0，B=B3B2B1B0，进位输入为Cin，输出和为S=S3S2S1S0，进位输出为Cout。将最低位全加器的进位输入Cin作为整个4位加法器的进位输入，每个全加器的进位输出作为下一个全加器的进位输入，最高位全加器的进位输出作为整个4位加法器的进位输出