公司半导体芯片制造工专业知识考核试卷及答案

公司半导体芯片制造工专业知识考核试卷及答案一、单项选择题（本大题共20小题，每小题1.5分，共30分。在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填在题后的括号内。）1.在半导体制造中，硅晶圆通常采用特定的晶向进行切割，这是因为该晶向在机械加工和化学腐蚀时具有各向异性。目前主流集成电路制造中使用的硅晶圆晶向通常是（）。A.<100>B.<110>C.<111>D.<112>2.在热氧化工艺中，氧化剂通过已生成的氧化层向Si-SiO2界面扩散并继续反应。对于干法氧化和湿法氧化，以下描述正确的是（）。A.干法氧化生长速率快，但氧化层致密度低B.湿法氧化生长速率慢，但氧化层致密度高C.干法氧化生长的氧化层致密度高，适合做栅氧D.湿法氧化主要用于生长高质量的超薄栅极氧化层3.光刻工艺中使用的正性胶和负性胶的主要区别在于（）。A.正性胶曝光后溶解度增大，负性胶曝光后溶解度减小B.正性胶曝光后溶解度减小，负性胶曝光后溶解度增大C.正性胶分辨率低于负性胶D.负性胶目前是先进制程中的主流光刻胶4.在离子注入工艺中，为了将杂质引入硅晶圆，需要高能离子束。该工艺相比传统扩散工艺的主要优势是（）。A.工艺温度高，有利于晶格修复B.注入深度深，适合形成深结C.可以精确控制掺杂浓度和深度，且低温加工D.横向扩散效应严重，适合隔离工艺5.化学气相沉积（CVD）工艺中，等离子体增强化学气相沉积（PECVD）的主要特点是（）。A.沉积温度非常高，通常高于800℃B.利用等离子体激活反应气体，可以在较低温度下沉积高质量薄膜C.只能沉积金属薄膜D.台阶覆盖能力最差，不适合填孔6.在金属互连工艺中，为了降低铝互连的电迁移现象，通常会向铝中添加少量其他金属，最常用的添加元素是（）。A.铜B.钛C.硅D.钨7.化学机械平坦化（CMP）工艺的主要目的是（）。A.去除光刻胶B.刻蚀硅片C.全局平坦化晶圆表面，为下一道光刻做准备D.注入离子8.在半导体制造中，RCA清洗是一种标准的湿法清洗工艺。其中SC-1清洗液（NH4OH/H2O2/H2O）的主要作用是（）。A.去除有机沾污B.去除金属离子沾污C.去除自然氧化层D.去除颗粒沾污9.随着工艺节点的缩小，铜互连技术取代了铝互连。铜互连通常采用哪种工艺技术来实现填充？（）A.CVDB.PVDC.电镀D.蒸发10.在深亚微米工艺中，为了解决短沟道效应，通常会在MOSFET的沟道区域进行轻掺杂，该工艺步骤称为（）。A.阈值电压调整注入B.源漏注入C.HALO注入（或Pocket注入）D.阱注入11.某晶圆厂正在生产0.13μm工艺的芯片，其关键尺寸（CD）为130nm。在光刻机中，决定分辨率的最主要参数是数值孔径（NA）和波长（λ）。根据瑞利判据公式，分辨率R=A.增大波长λB.减小数值孔径NC.减小波长λ并增大ND.增大工艺因子12.在反应离子刻蚀（RIE）中，刻蚀各向异性的实现主要依赖于（）。A.化学反应的速率差异B.离子的物理轰击方向性C.掩膜材料的阻挡作用D.反应产物的挥发性13.晶圆制造中使用的光刻机，其光源波长从高压汞灯的g线（436nm）、i线（365nm）发展到深紫外（DUV）的KrF（248nm）和ArF（193nm）。目前极紫外光刻（EUV）使用的波长是（）。A.157nmB.13.5nmC.193nm（浸没式）D.10.6nm14.在半导体器件物理中，当MOSFET处于强反型状态时，栅极下方的半导体表面能带弯曲程度达到（）。A.费米能级与本征费米能级重合B.费米能级比本征费米能级更靠近导带C.表面势等于2倍费米势D.表面势等于015.以下哪种薄膜沉积方法具有最好的台阶覆盖能力，常用于接触孔和通孔的填充？（）A.溅射B.蒸发C.HDPCVD（高密度等离子体CVD）D.ALD（原子层沉积）16.在晶圆测试中，良率的计算公式为（）。A.（良品芯片数/总投入晶圆数）×100%B.（良品芯片数/晶圆上总芯片数）×100%C.（测试通过的晶圆数/总投入晶圆数）×100%D.（总芯片数损坏芯片数）/总芯片数17.退火工艺在半导体制造中非常关键。快速热退火（RTA）的主要目的是（）。A.激活杂质并修复离子注入造成的晶格损伤，同时控制杂质扩散B.生长厚的场氧化层C.去除光刻胶D.沉积氮化硅18.在制造双极型晶体管（BJT）或CMOS工艺中，用于隔离有源区、防止寄生晶体管导通的常见结构是（）。A.PN结隔离B.局部氧化隔离（LOCOS）或浅沟槽隔离（STI）C.介质隔离D.背面研磨19.氮化硅（Si3N4）薄膜在半导体工艺中常被用作（）。A.栅极氧化层B.互连导线C.层间介质（ILD）D.应力阻挡层及侧墙20.在半导体制造厂的洁净室中，空气洁净度等级通常以每立方英尺空气中直径大于等于0.5μm的颗粒数来表示。现代先进制程的光刻区通常要求达到（）。A.Class1000B.Class100C.Class10D.Class1或ISOClass3二、多项选择题（本大题共10小题，每小题3分，共30分。在每小题列出的五个备选项中有两个至五个是符合题目要求的，请将其代码填在题后的括号内。多选、少选、错选均不得分。）1.硅单晶制备过程中，常见的掺杂元素包括（）。A.硼B.磷C.砷D.锑E.碳2.以下关于干法刻蚀与湿法刻蚀的对比，描述正确的有（）。A.干法刻蚀具有各向异性，适合精细图形B.湿法刻蚀是各向同性的，刻蚀速率快C.干法刻蚀通常需要真空环境D.湿法刻蚀对环境污染控制要求更高E.干法刻蚀的选择比通常低于湿法刻蚀3.离子注入后的退火工艺主要用于（）。A.激活注入的杂质原子B.修复因高能离子撞击造成的晶格损伤C.增加注入深度D.形成硅化物E.去除自然氧化层4.铜互连工艺中，由于铜容易在硅和二氧化硅中扩散，必须使用扩散阻挡层。常用的阻挡层材料有（）。A.钛（Ti）B.氮化钛C.钽D.氮化钽E.铝5.化学气相沉积（CVD）的主要参数包括（）。A.反应腔室温度B.反应气体压力C.气体流量D.反应室几何形状E.晶圆转速6.光刻工艺中造成图形畸变或缺陷的原因可能有（）。A.焦距设置不当B.曝光剂量不足或过量C.对准精度偏差D.光刻胶涂布厚度不均E.环境中的颗粒污染7.半导体制造中的EHS（环境、健康与安全）体系极其重要，涉及的主要危险源包括（）。A.硅烷（SiH4）等自燃性气体B.氢氟酸（HF）等强腐蚀性化学品C.砷化氢（AsH3）等剧毒气体D.强辐射源（如X射线，EUV产生的高能电子）E.高温高压的热处理设备8.以下属于先进封装前道工艺（FEOL）定义步骤的有（）。A.阱区形成B.栅极形成C.源漏注入D.金属互连（Metal1,Metal2...）E.晶圆探测减薄9.针对FinFET器件结构，以下描述正确的有（）。A.FinFET采用三维立体结构，栅极环绕或覆盖鳍片B.具有更好的沟道控制能力，能有效抑制漏电C.相比平面MOSFET，驱动电流随栅极宽度增加而线性增加的比例不同D.制造工艺中，需要使用多重图形技术E.不需要高k栅介质10.在晶圆制造中，用于检测缺陷和关键尺寸（CD）的设备包括（）。A.扫描电子显微镜（SEM）B.透射电子显微镜（TEM）C.光学显微镜D.原子力显微镜（AFM）E.薄膜厚度测量仪（椭偏仪）三、判断题（本大题共15小题，每小题1分，共15分。请判断下列各题的正误，正确的在括号内打“√”，错误的打“×”。）1.硅是半导体材料，锗是导体材料。（）2.随着温度的升高，本征半导体的载流子浓度会增加。（）3.在扩散工艺中，杂质浓度分布通常遵循高斯分布或余误差分布。（）4.ALD（原子层沉积）工艺是逐层沉积，因此沉积速率非常快，适合厚膜生长。（）5.光刻中的软烘目的是去除光刻胶中的溶剂，提高附着力。（）6.离子注入的射程与注入能量成正比，能量越大，注入越深。（）7.钨（W）栓塞主要用于填充接触孔和通孔，因为钨具有高电阻率，有利于降低功耗。（）8.在CMP工艺中，研磨液通常包含纳米级的磨料和化学成分。（）9.硅的热氧化过程是消耗硅衬底的，生成的二氧化硅厚度大约是消耗硅厚度的2.2倍。（）10.肖特基势垒二极管（SBD）是利用金属-半导体接触形成的势垒，其开关速度比PN结二极管慢。（）11.晶圆上的平坦化处理仅在金属层之间进行，不用于层间介质（ILD）的初始平坦化。（）12.浸没式光刻技术通过在镜头和晶圆之间填充液体（通常是水）来提高数值孔径（NA），从而提高分辨率。（）13.在P型衬底上扩散N型杂质，当N型杂质浓度超过P型衬底浓度时，会形成PN结。（）14.针对铜互连的大马士革工艺是先刻蚀沟槽，再沉积阻挡层和铜种子层，最后电镀铜并CMP去除多余铜。（）15.晶圆背磨的主要目的是减薄晶圆以便于封装，但不会影响晶圆的机械强度。（）四、填空题（本大题共15小题，每小题2分，共30分。请在横线上填写恰当的词语或数值。）1.半导体材料导电性能介于导体和绝缘体之间，室温下本征硅的电阻率约为______Ω·2.在理想气体状态方程PV3.热氧化工艺遵循迪尔-格罗夫模型，当氧化层很薄时，氧化速率主要由______反应速率限制。4.光刻工艺中，为了实现高分辨率，常采用分辨率增强技术（RET），如______、相移掩膜板（PSM）等。5.离子注入工艺中，为了防止沟道效应，通常在注入前使晶圆偏离法线方向______度左右。6.在MOSFET器件中，为了克服短沟道效应并降低栅极漏电流，现代工艺通常采用______材料作为栅极介质，替代传统的SiO2。7.溅射工艺属于______物理气相沉积，其原理是利用辉光放电产生的离子轰击靶材，使靶材原子溅射并沉积在晶圆上。8.在半导体制造中，用于测量薄膜厚度的常用光学方法是______椭偏仪测量法。9.0.25微米逻辑工艺中，第一层通常使用______作为互连金属，而在更先进的节点中，互连金属主要是铜。10.良率是衡量晶圆厂生产效率的关键指标，根据泊松分布模型，缺陷密度越______，芯片面积越大，良率越低。11.化学机械研磨（CMP）工艺中，去除速率公式通常表示为RR12.去除光刻胶的工艺称为去胶，可以使用湿法去胶（有机溶剂或酸）或______去胶（利用等离子体中的活性氧与光刻胶反应）。13.在STI（浅沟槽隔离）工艺中，填充沟槽的材料通常是______（化学气相沉积二氧化硅）。14.在半导体制造中，用于吸附气体分子以维持真空度的泵称为______泵，如离子泵。15.1947年，巴丁、布拉顿和肖克利在贝尔实验室发明了世界上第一只______晶体管，开启了电子时代。五、简答题（本大题共6小题，每小题5分，共30分。）1.请简述光刻工艺的基本流程，并说明“软烘”和“坚膜”的作用。2.什么是离子注入中的“沟道效应”？在工艺上通常采取哪些措施来避免沟道效应？3.请比较LOCOS（局部氧化隔离）和STI（浅沟槽隔离）两种隔离技术的优缺点。4.简述化学气相沉积（CVD）与物理气相沉积（PVD）的主要区别，并各列举一个典型的应用场景。5.在铜互连工艺中，为什么要采用“大马士革”工艺？请简述单大马士革和双大马士革工艺的区别。6.请解释MOSFET器件中的“短沟道效应”（SCE），并说明FinFET结构是如何抑制这一效应的。六、计算与分析题（本大题共4小题，共45分。）1.（10分）某晶圆厂生产的一批晶圆，其上芯片尺寸为10mm×10mm。已知该批晶圆的有效直径为300mm（边缘5mm不可用），且每片晶圆上的缺陷密度（D0）经过测试统计为0.5个/(1)请计算一片300mm晶圆上大约能切割出多少颗裸芯片？（π取3.14，计算结果取整数）(2)利用简单的泊松良率模型Y=（其中A为芯片面积，单位为c2.（10分）在热氧化工艺中，干法氧化的线性速率常数B/A=(1)请写出迪尔-格罗夫模型的一般方程+A=B(t+τ(2)若初始氧化层厚度为0（即τ=0），请计算氧化1小时后，氧化层的厚度是多少？（结果保留三位小数，单位3.（10分）在离子注入工艺中，注入剂量Q为1×atom(1)请计算注入区域的平均杂质浓度。（假设注入区域宽度即为结深，且横向扩散忽略不计）(2)如果该晶圆电阻率ρ为10Ω·cm，且该区域为N型掺杂，请估算该区域的方块电阻。（提示：=4.（15分）某光刻机使用ArF光源，波长λ=193nm，投影透镜的数值孔径(1)根据瑞利分辨率公式R=(2)根据焦深公式DOF=(3)如果采用浸没式光刻技术，在镜头和晶圆之间填充折射率n=1.44的液体，此时数值孔径变为参考答案及解析一、单项选择题1.A[解析]<100>晶向的硅片在碱性腐蚀液中腐蚀速率远低于<111>晶向，且容易获得平整的表面，是集成电路制造的标准晶向。2.C[解析]干法氧化虽然速率慢，但生成的SiO2结构致密、界面态密度低，适合做MOSFET的栅极氧化层；湿法氧化含水汽，速率快但结构疏松。3.A[解析]正性胶感光部分发生降解，易溶于显影液；负性胶感光部分发生交联，难溶于显影液。4.C[解析]离子注入通过控制注入能量和剂量来精确控制杂质分布，且是在较低温度下进行，避免了高温扩散带来的横向扩散。5.B[解析]PECVD利用射频电源产生等离子体，降低反应所需的激活能，从而在较低温度（如300-400℃）下沉积薄膜。6.B[解析]铝中添加少量的铜（约0.5%）或硅可以有效抑制电迁移现象，提高互连可靠性。7.C[解析]CMP是利用化学腐蚀和机械研磨的协同作用，实现晶圆表面的全局平坦化。8.D[解析]SC-1（NH4OH/H2O2/H2O）具有强氧化性，能将有机物氧化去除，同时由于高pH值，硅表面带负电，利用静电排斥吸附颗粒，主要去除颗粒。9.C[解析]铜的熔点低，难以使用CVD/PVD的高温工艺且台阶覆盖差，因此主要采用电镀工艺填充沟槽。10.C[解析]HALO/Pocket注入是在源漏区附近进行较高浓度的倾斜注入，用于抑制短沟道效应引起的漏电。11.C[解析]根据公式，要减小R（提高分辨率），需要减小波长λ或增大数值孔径NA，或减小。12.B[解析]RIE中，垂直方向的离子轰击加速了底部的刻蚀，而侧壁由于缺乏离子轰击主要受各向同性化学作用或钝化层保护，从而形成各向异性剖面。13.B[解析]EUV光刻使用13.5nm波长的光源，以支持7nm及以下先进制程。14.C[解析]强反型的定义是表面势=215.D[解析]ALD通过自限制的表面反应逐层沉积，具有极佳的台阶覆盖能力和厚度控制精度，适合高深宽比的填充。16.B[解析]良率定义为良品芯片数占晶圆上总芯片数的百分比。17.A[解析]RTA（快速热退火）能在极短时间内升温到高温，激活杂质并修复晶格，同时显著限制杂质的热扩散。18.B[解析]LOCOS和STI是目前主流的元件隔离技术，用于防止不同器件间的电学干扰。19.D[解析]氮化硅膜应力大，常用于作为应力阻挡层保护电路，或作为侧墙材料。20.D[解析]先进制程光刻区要求极高的洁净度，通常为Class1或更严。二、多项选择题1.ABCD[解析]硼是P型掺杂，磷、砷、锑是N型掺杂。碳通常作为氧沉淀的成核中心或抗杂质，不作为主掺杂。2.ABCDE[解析]干法刻蚀各向异性、真空环境、分辨率高；湿法刻蚀各向同性、速率快、选择比高、成本低但污染重。3.AB[解析]退火的主要目的是将杂质原子从晶格间隙移入替位（激活）并修复晶格损伤。4.CD[解析]铜的扩散阻挡层必须致密且不与铜反应，TaN和Ta是主流阻挡层材料。Ti和TiN主要用于铝互连的粘附层/阻挡层。5.ABCD[解析]CVD主要参数包括温度、压力、气体流量及浓度、反应室结构等。晶圆转速通常用于旋涂工艺。6.ABCDE[解析]所列选项均为光刻工艺中常见的缺陷来源。7.ABCDE[解析]半导体厂涉及易燃、易爆、剧毒、腐蚀及辐射等多种危险源。8.ABC[解析]FEOL（前道工序）包括晶体管的形成（阱、栅、源漏），金属互连通常被视为BEOL（后道工序），但在某些定义中M1属于中间节点，严格讲标准FEOL止于源漏接触形成前。9.ABCD[解析]FinFET是3D结构，栅控能力强，需多重图形，仍需High-K介质。10.ABCDE[解析]这些设备均可用于半导体工艺的形貌观察和参数测量。三、判断题1.×[解析]锗也是半导体材料。2.√[解析]本征激发随温度升高而加剧。3.√[解析]恒定源扩散通常为余误差分布，有限源扩散通常为高斯分布。4.×[解析]ALD沉积速率极慢，适合超薄薄膜。5.√[解析]软烘主要目的是去溶剂和改善附着力。6.√[解析]注入能量越大，离子射程越深。7.×[解析]钨具有高熔点，用于填充接触孔，但其电阻率比铝和铜都高，主要为了工艺兼容性和填充能力。8.√[解析]CMP是化学和机械的复合作用。9.√[解析]氧化过程中消耗硅，生长出的SiO2体积约为消耗硅体积的2.2倍（/≈10.×[解析]SBD是多数载流子器件，不存在少子存储效应，开关速度极快。11.×[解析]CMP也用于ILD的初始平坦化（如0层ILD的CMP）。12.√[解析]浸没液体提高了有效数值孔径。13.√[解析]这是PN结形成的基本条件。14.√[解析]这是大马士革工艺的标准流程。15.×[解析]减薄会显著降低机械强度，容易碎裂，需贴蓝膜或载板保护。四、填空题1.2.3×（或2.3×~2.理想气体常数3.表面4.离轴照明（OAI）5.76.High-K（高介电常数）7.溅射8.光学9.铝10.高11.Preston12.干法（或等离子体/灰化）13.HDP-CVDSiO2（或USG/TEOSSiO2）14.吸附（或干性/分子）15.点接触五、简答题1.答：光刻工艺基本流程：(1)气相成底膜：增强光刻胶与晶圆的附着力。(2)旋转涂胶：形成厚度均匀的光刻胶膜。(3)软烘：去除光刻胶中的溶剂，防止沾污，提高附着力。(4)对准与曝光：将掩膜版图形转移到光刻胶上。(5)曝光后烘焙（PEB）：减少驻波效应（针对化学放大胶），激发化学反应。(6)显影：溶解感光或未感光区域，形成图形。(7)坚膜：去除显影后残留溶剂，增强胶膜抗刻蚀/离子注入能力。(8)显影后检查。软烘作用：主要目的是蒸发光刻胶中的溶剂，使胶膜固化，防止胶膜在后续操作中流动或粘连，并提高胶膜与衬底的附着力。坚膜作用：在显影后进行，进一步去除胶膜内残留的溶剂和水分，通过热交联反应提高胶膜的热稳定性和抗腐蚀性，防止在刻蚀或注入时胶膜起皱、脱落或变形。2.答：沟道效应：当离子注入方向与晶圆晶格方向（如<110>）严格平行时，离子会沿着晶格原子之间的开放通道进入晶体深处，导致注入深度远高于理论预测值，且形成拖尾分布，导致结深不可控。避免措施：(1)倾斜注入：将晶圆法线相对于离子束偏转一定角度（通常为7°~10°）。(2)旋转晶圆：在多步注入中旋转晶圆角度。(3)预非晶化注入：在主注入前注入硅或锗原子破坏表面晶格结构，形成非晶层。(4)使用较厚的屏幕氧化层。3.答：LOCOS（局部氧化隔离）：优点：工艺简单，成本低，表面平坦性好。缺点：存在“鸟嘴”效应，占用面积大，不适合高密度集成；沟道终止能力随尺寸缩小变差。STI（浅沟槽隔离）：优点：隔离效果好，无鸟嘴效应，占用面积小，适合深亚微米及纳米工艺；沟槽填充后表面平坦。缺点：工艺复杂（刻蚀、HDP-CVD填充、CMP），应力较大可能导致漏电。4.答：主要区别：(1)原理：CVD利用化学反应在衬底表面沉积薄膜；PVD利用物理方法（如蒸发、溅射）使靶材材料气化并沉积。(2)温度：CVD通常需要较高温度（除PECVD外）；PVD通常温度较低。(3)台阶覆盖：CVD台阶覆盖能力较好（尤其是APCVD/LPCVD/HDPCVD）；PVD台阶覆盖能力较差，具有方向性阴影效应。(4)薄膜成分：CVD可灵活调整气体配比制备合金或化合物；PVD主要用于金属或简单化合物。应用场景：CVD：生长二氧化硅（SiO2）、氮化硅（Si3N4）、多晶硅。PVD：沉积铝、铜种子层、钛、氮化钛等金属及阻挡层。5.答：采用大马士革工艺的原因：铜难以进行干法刻蚀（因为卤化铜挥发温度低且容易腐蚀设备），因此不能像铝那样采用“刻蚀金属”的图形化方法。大马士革工艺先在介质层上刻蚀出图形，再填充铜，最后CMP去除多余铜，避免了铜的刻蚀难题。区别：单大马士革：只刻蚀通孔或沟槽的一种，用于单层金属连接。双大马士