数字电路与数字逻辑

《数字电路与数字逻辑》练习题一

一、填空题

1.将下列二进制数转为十进制数

（1010001）B=（）D（11.101）B=（）D

2.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码

（+254.25）=（）其依=（）原研

二（）反码二（）补资

3.把下列4个不同数制的数（76.125）D、（27A）H、（10110）B.（67）o按从大到小的次序排

列（）＞（）＞（）＞（）O

4.对于D触发器，欲使Qn+JQ，输入D:（）,对于T触发器，欲使Q"JQn,输入T二

（）

5.一个512*3位的ROM芯片，地址线为（）条，数据线为（）条0

6.对32个地址进行译码，需要（）片74138译码器。

7.存储器起始地址为全0,256K*32的存储系统的最高地址为（）o

8.将下列各式变换成最简与或式的形式

A+B=（）

A+AB=（）

AB+AC+BC=（）

9.五级触发器的进位模数最大为（）进制。

10.十进制数（78.25）io转换成十六进制数是（）,转换成二进制数是（）,

转换成八进制数是（），转换成8421BCD码为（）。

11.将二进制1100110转换成余3码为（），转换成格雷码为（）o

12.设真值X=-0101,则X的原码为（）,反码为（）,补码为（）。

13.卡诺图是（）的一种特殊形式。利用卡诺图法花剑逻辑函数比（）法更容易得到

简化的逻辑函数表达式。

14.函数L=AC+BC的对偶式为：（）。

15.一个1024*16位的ROM芯片，地址线为（）位，数据线为（）位。

16.对于JK触发器，若J=K,可完成（）触发落的逻辑功能。

17.组合逻辑电路中部包含存储信号的（）元件，它一般是由各种（）组合而成的。

18.对64个地址进行译码，需要（）片-74138译码器。

19.AB+AC化成最小项的形式为（

20、将变换成或非的形式为（

二、组合电路设计题

1.用八选一数据选择器74LS151实现逻辑函数L(A,民C)=A3+3C+AC

A

74151

W

2、用74LS138设计一个电路实现函数F=AB+BC(提示：在74LS138的示意图上直接连线即可)

138

而

A2

A1Yi

A0Y2

G1YI3

G2AS

G2B

Y5

Y6

Y7

3.利用卡诺图法化简

L(A-C,D)=^m(0,1,2,5,6,7,8A13,14)+J(10,l1)

(2)用译码器74138和适当的逻辑门实现函数b=A㊉B㊉C。

(3)分析此组合逻辑电路的逻辑功能

三、组合电路分析题

1.已知逻辑电路如下图所示，分析该电路的功能。

A

B

F

C

2.下降沿触发的主从RS触发器输入信号波形如下图所示，请画出输出端Q、Q的对应波形。（设触发器初态为

0）

CP_R_ri_nnrLrL

sj~।_m_L

R___rn_r

Q

Q

3.上升沿触发的维持-阻塞D触发器输入信号波形如下图所示，请画出输出端Q、Q的对应波形。（设触发器初

态为0）

cp_nj_Lnn_

0T——IX——Q

CP—C]，-Q

0

4.如题下图所示的电路和波形，试画出Q端的波形。设触发器的初始状态为Q=0。

Af1--------CP—_TTTLn_

IDQ——

A—JUL

2P---------------->Cj

R—____IL

四、分析题

1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出QI,Q2的波形图，Q1Q2初态

为00。

3、设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B,控制端X=1时，实现歹=48,请用

74LS138和必要的门电路实现。

4、画出符合以下关系的010序列检测器的状态转换图，X为序列输入，Z为检测输出。

X：1010101010

Z：OCOIOOOIOO

《数字电路与数字逻辑》练习题二

一、填空题

1.(11.001)2=(）16=（)10

(-1101)2=(）原码:（）补码

(75)10=()8421BCD二(）余3码

2.触发器有个稳态，存储8位二进制信息要个触发器。

3.米利型时序电路输出信号与和有关，没有输入变量的时序电路又称_型电路。

4.如果某计数器中的触发器不是同时翻转，这种计数器称为计数器，n讲制计数器中的n表示计数器

的，最大计数值是。

5.A/D转换的基本步骤是、、、四个步骤。

6.半导体存储器从存，取功能上可以分为和。

二、组合逻辑设计题

1.设计一个组合逻辑电路，其功能是将8-4-2-1BCD码转换成余3码，门电路不限。

（注：余3码=BCD码+0011）

2.设计一个四位格雷码变二进制数的转换电路

三、画图题

1.用两个74LS138设计一个4-16的译码器。（提示：在74LS138的示意图上直接连线即可）

（10分）

138

四、时序逻辑分析题

1.分析下面的电路图,画出其状态表和状态图，并说明电路的功能。

CP

五、时序逻辑设计题

1.用D触发器设计一个“0011”序列检测器，要求用一个输出信号来表示检测结果。

2.用D触发器设计一个模8可逆计数器。

《数字电路与数字逻辑》练习题一答案

一、填空题

1.81,3.625

2、11111110.01,11111110.01,11111110.01,11111110.01

3、(27A)H>(76.125)D>(67)o>(10110)B

4、Q，1

5、9,8

6、4

7、(3FFF)H

8、ABA+BAB+C

9、32进制

10、(4E.4)=(1001110.01)=(116.2)=(llH000.

162300100101)W2I

11、(10011001)余3码(1010101)格雷码

12、101011101011011

13、输入原来状态

14、(A+C)(B+C)

15、1(),8

16、T触发器

17、随机存取存储器RAM只读存储器ROM

18、8

19、ABC+ABC+ABC

20、A+B+B+C

二、组合电路设计题

1、F=+ABC+ASC+ABC=m3d3+m5d5+m6d6+m7d7

则dmd5d6d7为1,其他为0,画图略。

2、F=Y3Y4Y5Y7

3、AB+CD+CD+BD+ABD(^ABC)

尸二匕•匕・匕•匕

尸=力㊉8异或操作

三、组合电路分析题

1.F=R㊉B㊉C

异或功能

2、

CPnn_nnn_n_

s_rTLi•rL•rn・

3、

cp_rLn_rLTL

Jd_i_

K—；—jn_i~~Lj—

Q_Lrh_Lr-

Q-1I-I

4、

CP_r_Ln_n_

B__IL

Dny\__TL

QJL

四、分析题

/X+l八V

2=D=0I

U状态方程：。:Zj0：+R0：=0：0：

状态表：（4分）

。；。；Q：

0011

0100

1001

110()

状态转换图

画波形图

2、L=(A+B)AB®C=A&B®C.

C,=AB+(A+B)C；

全加器

3、分析

D3=22

D2=21

D尸aQ1+Q3Q1

z=Q

。丝。2

。”必

。竺花

D,11z

。3。】廿erer

00010010

00100100

01011010

10110111

01101100

11001001

10000001

11111111

五、设计题

1、设计题

1).画出状态迁移图.如图(1)所示：

2).列出状态表.如表(2)所示(化简前)；如表(3)所示(化简后)

3）.化简状态.通过状态表可以看此所列状态为最简状态.

4）.状态分配.So->Q,Qo=OO;S->Q,QtFO1;S2->Q,Q0=10;S3->Q,Qo=11.

5）.求激励方程.如用JK触发器则激励方程为（由卡诺图（4、5）得）:

Q「”二XQ；Qn+XQ「jLXQ）；,K,=X；

n+,nnnnn

Qo=XQ1Qo+XQ.QoJo=XQ.K.FXQ."

6）.画出逻辑电路图.如图（6）所示：

Qn+1Qn+1

Qn\《01%01

so的/0s/o0000/0oyo

SiVOs2/o0100/011/0

S2%/0S3/011oo/o10/0

S3WOS3/01000/Q10/0

⑵

壮％.01.11.10.Al10

00000000

0□上1□□00

(4)(5)

2、第一种方案：设从Q3Q2Q1Q。=0000状态开始计数，取D3D2DiD。=0000。

采用置数控制端获得N进制计数器一般都从0开始计数。写出SN-1的二进制代码为S-=S

lo-i=S9=1001写出反馈归零（置数）函数。由于计数器从0开始计数，应写反馈归零函数

近二国

第二种方案：利用后10个状态0110〜1111,取D3D2D1Do=0110,反馈置数信号从

进位输出端CO取得。取状态Si5=llll,此时正好C0=l,经非门，獐LD=CO=0,可取代与非

Ho

1—5QoQI6。3

CTpC174LSL618

CF一>

计数就入计数输入CKLDDoDiD2D$1

nTT!c

(b)

(a)用前十个有效状态(b)用后十个有效状态

3.设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B,控制端X=1时，实现尸二而，请用

741S138和必要的门电路实现.

解：

(1)、真值表

XABF

0000

0011

0101

0111

1001

i011

1101

1110

(2)、代数式：

F=2>(1,2,345,6)

(3)、画电路图：

Yno

A2n

A1n

A0

G1YH3

G2A

G2B

Y6

Y7

4.画出符合以下关系的010序列检测器的状态转换图，X为序列输入，Z为检测输出。

X：1OIO1OIOIO

Z：0001000100

解：设S0：输入I,S1：输入0,S2：输入()1,S3：输入010

这里：S3与S2等价。

《数字电路与数字逻辑》练习题二答案

一、填空：(共20分，每空1分)

1.3.2,3.125；11101,10011；01110101,10101000

228

3：*入，触发器的状态，摩尔

4.异步，计数状态个数，n-l

5.取样、保持、量化、编码

6.只读存储器(ROM),随机存储器(RAM)

二、组合设计

1.解:

真值表：

ABCDXYZK

00000011

00010100

00100101

00110110

01000111

01011000

01101001

01111010

10001011

10011100

1010****

1011****

1100****

1101****

1110****

1111****

化简

X=A+BD+BC

Y=BD^-BC-vBCD

Z=CD+CD

K=D

电路图

如果用四位全加器设计，电路正确并合理,也给分。

2.Y3=X3

Y2=X