DSP器件及应用教程

第1章TMS320系列DSP概况及主要产品介绍1.1TMS320系列DSP概况1.2TMS320'C2000系列定点DSP1.3TMS320'C5000系列定点DSP1.4TMS320'C6000系列定点/浮点DSP1.5小结

1.1TMS320系列DSP概况

自TI公司于1982年推出第一颗TMS32010DSP芯片起，到现在已有7代产品。它们分别是第一代TMS320'C1x，第二代TMS320'C2000，第三代TMS320'C3x，第四代TMS320'C4x，第五代TMS320'C5000，第六代TMS320'C6000和第八代TMS320'C8x(没有第七代产品)。由于TI公司的积极引导及国际DSP技术界的努力和认同，目前已形成了TMS320'C2000、TMS320'C5000和TMS320'C6000三大主流产品系列。其中，TMS320'C2000主要用于伺服控制，TMS320'C5000主要用于通信、音频和图像处理，TMS320'C6000主要用于雷达、声纳和视频信号处理。使用主流产品系列的最大优点在于购买便利，价格相对低廉，并且具有丰富的技术支持，这对科学研究和小批量产品的开发是极为重要的。第一代TMS320‘C1x为早期产品，性价比较低，在新的DSP应用系统设计中已不再使用。

第二代TMS320’C2000包括多个系列产品，有TMS320‘C2x、TMS320’C20x、TMS320‘C24x、TMS320’C24xx和TMS320‘C28xx等5种。其中TMS320’C2x为早期产品,性价比也较低,只用在遗留产品的维修上。

TMS320'C20x于20世纪90年代中后期推出，整个结构是在原来的TMS320'C5x基础上优选简化而来的，因此性能较高，而结构又不是很复杂，很适合作为初学者的入门芯片。其基本芯片为TMS320C203，片内存储资源有544W(字)的双存取RAM(DARAM)，分成两个256W的B0、B1块和一个32W的B2块，B0可用做程序或数据存储器，B1和B2用做数据存储器。TMS320'C20x采用标准TMS320'C2000DSP的CPU内核，并配有其它常用片内外设。

TMS320‘C20x系列中的TMS320F206芯片，片内存储资源增加了32KW(千字)的Flash和4KW的单存取RAM(SARAM)，Flash用于存放程序代码和系数，SARAM可作为程序和/或数据存储器。TMS320F206性能十分优越，可用于中等程度的信号处理。由于受到TI公司产品导向的冲击，TMS320F206已逐渐被TMS320’C5000系列DSP取代。

TMS320'C24x几乎和TMS320'C20x同期推出，代表芯片TMS320F240具有16KW的Flash，增加了ADC以及专门用于控制的其它部件，常用做高性能控制器。TMS320F240遭遇了与TMS320F206同样的厄运，已被其升级版本TMS320'C24xx系列产品取代。除TMS320'C28xx外，TMS320'C2000的内核并没有被摒弃，而是得到了发展，其速度有了较大的提高。上述这种个体的衰落正是DSP发展的代价。即便如此，以TMS320F206作为DSP入门学习芯片仍具有易于入门的积极意义和易于移植使用的实际价值。

TMS320'C2000主流DSP主要是指TMS320'C24xx和TMS320'C28xx。TMS320'C24xx系列是在TMS320'C24x的基础上升级而来的，执行速度更高，典型代表为TMS320LF2407A。其供电电压降低，功耗大幅下降，待机和休眠等降耗模式更加齐备；Flash和SARAM的容量增加；中断系统具有更多的中断源和更完善的中断管理；ADC部件通道数更多；SCI、SPI、CAN接口便于和其它处理器、部件及智能传感器连接。最为人称道的是片内集成的两个事件管理器，几乎能完成控制所需的所有输入信号处理和产生控制信号输出。TMS320'C24xx系列DSP器件特别适合直流电机(有刷或无刷)、交流感应电机(单相或三相)和步进电机的控制，也适合用做变频逆变器、UPS电源以及功率因数补偿等设备的控制器。

TMS320'C28xx同样是专门为控制设计的高性能DSP芯片系列，采用32位定点C28xDSP内核结构，运算能力高达150MIPS，总体性能是TMS320'C24xx的十几倍。它采用

1.8/1.9V内核电压和3.3V外围供电，具有功耗低的特点，拥有TMS320'C24xx的所有功能部件，且性能更优越，资源更丰富，使用更方便，很适合用于工业、汽车、医疗及民用消费市场中的数字电机控制、数字电源和高级传感技术。第三代TMS320'C3x包括4个系列，即TMS320C30、TMS320C31、TMS320C32和TMS320C33，这是TI最早推出的浮点DSP器件。20世纪90年代，TMS320'C6000尚未问世时，这款芯片由于其优秀的动态范围和运算精度以及较高的片内资源和处理速度，曾被大量地应用于雷达、声纳、GPS等尖端技术中。现在由于TMS320'C6000的冲击，该芯片已不再是新产品中的主流芯片，但一款简化优化版本的芯片TMS320VC33仍然具有很好的性价比，在音频和高性能控制系统中占据着一席之地。第四代TMS320‘C4x是在第三代的基础上发展起来的浮点DSP器件，比第三代增加了通信口、链路口和DMA通道，多片联合应用更加方便，有TMS320C40和TMS320C44两个品种。现在市面上还有4片TMS320C40联用的复杂处理模板出售，可用于雷达信号处理和软件无线电等领域。由于技术的不断进步，这一代DSP也正在被TMS320’C6000取代而淡出市场。

第五代TMS320'C5000种类最多，有TMS320'C5x、TMS320'C54x、TMS320'C54xx、TMS320'C55xx和OMAP等5个系列，与第一、第二代同属于定点型DSP。

其中TMS320'C5x为早期产品，有TMS320C50、TMS320C51、TMS320C52三款芯片，其速度、功耗、资源等指标不尽如人意，但其引入的指令块重复、零开销循环、环形存储器、延时分支(调用、返回)、多总线等技术对DSP升级版的发展有着良好的影响和促进作用。现在TMS320'C5x系列已被淘汰。

TMS320'C54x为′C5x的升级版本，有两个地址发生器、17×17位的乘法器及两个40位结果的累加器，采用ALU和MAC分离式结构，设置便于语音处理和通信的附加加速运算部件以及灵活多样的程序加载方式，使这个系列DSP器件有很高的速度和很好的性能。先进的电源管理技术使器件的功耗极低，非常适合用电池供电的掌上和便携设备使用。但是TMS320'C54x经过一段时间的热销之后，现在也正被它的新型号所取代。

TMS320'C54xx为TMS320'C54x的新型号，也是现在最为热门的DSP产品之一，具体分为TMS320'C54xx和TMS320'F54xx两大类别。TMS320'C54xx为ROM型，一般使用外部非易失存储器作为程序存储器，这一类别的DSP价格很低；TMS320'F54xx为Flash型，可直接使用Flash作为程序存储器，因此系统部件会相应减少，更适合小型化设备，但价格相对较高(因为高速Flash价格较高)。由于其DSP结构就是TMS320'C54x内核，只是在存储资源和外设资源的配置以及运行速度等方面有差异，因此其性能并没有降低，而作为热门的主流型号，其价格却十分具有优势。

TMS320'C55xx系列对TMS320'C54xx又进行了升级，形成C55xDSP内核。其CPU由指令缓冲单元(Iunit)、程序流单元(Punit)、地址数据流单元(Aunit)和数据计算单元(Dunit)等4部分组成。该DSP芯核的功耗低至0.05 mW/MIPS，是业界功耗最低的DSP，而性能高达800MIPS。它是通过高级电源管理技术来实现超低功耗性能的，该技术会自动关闭闲置的外设、存储器和核心功能单元，从而延长了便携式应用的电池寿命。

OMAP则将一个C55xDSP内核与一个TI增强型ARM925集成在单芯片上，从而获得了高性能与低功耗的最佳组合，可为用户提供DSP的低功耗实时信号处理功能(主要功能)和ARM的人机接口功能(辅助功能)。

TMS320‘C54xx、TMS320’C55xx及OMAP适合于便携式媒体(如数字音乐播放器)、GPS接收器、便携式医疗设备、特色电话、调制解调器、3G移动电话及便携式成像等应用。

第六代TMS320'C6000将定点和浮点DSP统一到同一多型号系列上来，这一系列DSP代码完全兼容，速度超过GIPS(吉指令每秒)量级，是诸如宽带基础设施、高性能音视频、雷达、测试仪器及成像应用的理想选择。

TI公司最先推出的是TMS320‘C62xx定点系列和TMS320’C67xx浮点系列DSP器件，其结构和以前的版本完全不同，采用了先进的超长指令字结构，每周期执行多达8条32位指令，具有高精度、高速度的性能，TMS320‘C67xx的浮点设置使其具有极大的动态范围。

TMS320'C64xx专为高性能音视频应用而优化，属于定点型DSP，提供高达1GHz的时钟速度，并通过外设集成降低了系统成本。TMS320'DM64x为最新版本，具有完全的可编程性，为要求最为苛刻的流多媒体应用提供了极高的性能，电话或网络视频会议系统最能体现其强大的实力。第八代TMS320‘C8x为单片多芯核的组合，其设计初衷是用于雷达、多媒体等运算量大的场合，但应用情况并不乐观，实际使用量极少，已经为TMS320′C6000所取代。

需要说明的是，TI的产品代和实际生产年代不完全吻合，按生产时间排列的产品次序大致是：第一代TMS320'C1x，第二代TMS320'C2x，第三代TMS320'C3x，第五代TMS320'C5x，第四代TMS320'C4x，第八代TMS320'C8x,第二代TMS320'C2xx,第五代TMS320'C54x，第六代TMS320'C62xx和TMS320'C67xx，然后是第二代TMS320'C24xx和TMS320'C28xx，第五代TMS320'C54xx、TMS320'C55xx和OMAP，第六代TMS320'C64xx和TMS320'DM64x。

1.2TMS320’C2000系列定点DSP

TMS320’C2000系列DSP包括TMS320‘C20x、TMS320’C24x、TMS320‘C24xx和TMS320’C28xx(新产品)等，该系列产品主要用于数字控制系统，是TI的主流产品。

除TMS320′C28xx外，这一系列DSP全部使用TMS320'C2xx芯核。TMS320'C2xx芯核采用了多总线结构，具有较强的并行能力，取指和执行、读操作数和存储运行结果在同一时钟周期内完全并发完成。

独立的地址发生器能在CPU正常执行代码时产生操作数的地址。TMS320'C2xx的多总线结构见图1.1。图1.1TMS320'C2xx的3套总线结构1.2.1TMS320‘C20x定点DSP

TMS320’C20x系列DSP芯片是TI公司推出的新一代高性能、低价位定点数字信号处理器。该系列产片主要有TMS320C203/204/205、TMS320F206/207等不同型号。

TMS320'C20x系列DSP芯片采用静态CMOS工艺制造，其结构是在TMS320'C5x的基础上进行简化和改进后得到的。TMS320'C20x系列采用改进型哈佛结构、多级流水线、片上外设、片上存储器和高度专业化的指令集，具有较好的操作灵活性和高达40MIPS的处理速度。典型芯片是TMS320F206，其结构框图见图1.2，性能特点如下：

(1)单周期指令执行时间为50ns。

(2)总共224KW的可寻址存储空间(包括64KW的程序存储空间、64KW的数据存储空间、64KW的I/O空间、32KW的全局数据存储空间)，其中包括544W的片上DARAM，4KW的片上SARAM，32KW的片上Flash。

(3) 32位算术逻辑单元和32位累加器。

(4) 16位×16位硬件乘法器，32位结果寄存器。

(5) 3个定标移位器。

(6) 8个16位辅助寄存器配合一个专门的算术逻辑单元，用于间接寻址。

(7) 4级流水线操作，8级硬件堆栈。

(8)具有单周期重复指令、块搬移指令以及索引寻址和位反转寻址能力。

(9)具有片上软件可编程定时器、软件可编程等待状态发生器、锁相环电路、同步串行口、异步串行口等外设。

(10) +5V单电源供电，低功耗模式可进一步节省能量。

(11) 100引脚TQFP封装。图1.2TMS320F206结构框图1.2.2TMS320‘C24xx定点DSP

TMS320'C24x系列DSP芯片是TI公司推出的面向数字控制系统尤其是数字运动控制系统的新一代数字信号处理器。该系列芯片除了具有数字信号处理器的一般特点之外，片内还增加了经过优化的、专门用于数字控制系统的外设电路，因此，一般也称该系列芯片为DSP控制器或数字信号控制器。根据芯片内是否带有Flash存储器，TMS320′C24x系列产品可划分为两类。一类是片内不带有Flash存储器的TMS320′C24x系列，包括TMS320C240/242等型号，可简写为‘C24x，属于ROM型；另一类是片内带有Flash存储器的TMS320’F24x系列，主要包括TMS320F240/241/243等型号，可简写为′F24x，属于Flash型。

TMS320'C24x系列采用TMS320'C2xx低功耗版本TMS320'C2xxLP芯核，并将许多功能外设集成在单芯片上，具有较高的集成度和较强的运算能力，同时使目标系统的成本得到了极大的降低。与传统的由8位或16位微控制器构成的系统相比，这种强大的处理能力和专用外设电路的组合使所实现的目标控制系统效率更高，运行起来更安静，能量消耗更低，可靠性更高。同时，由于减少了所需外部元器件(A/D转换器、串行通信接口等)的个数，因而进一步减少了目标系统的成本和体积。

DSP控制器面向控制应用场合进行了优化。与具有相同外设集成度的微控制器相比，它具有更高的处理能力和更快的速度。片上集成了PWM产生电路、多通道A/D转换电路、CAN控制器模块、串行通信接口电路、定时器、锁相环时钟产生电路等功能外设和大容量的片上存储资源，运算速度达到20～40MIPS。

由于DSP控制器具有很高的可用计算带宽，因此可以很容易地处理一些复杂的控制算法，而这些算法对于实现那些复杂的电动机功能(如高精度定位等)来说是非常必要的。采用这些控制算法，不但可以使系统得到很好的动态性能，而且可以减少一些昂贵的系统组件，如采用无位置传感器算法，就可去掉电动机中的位置传感器(如霍尔器件等)。另外，这种高处理能力和优化的芯片结构使得DSP控制器可用于实现多种电动机(如交流感应电动机、直流无刷电动机、直流伺服电动机、步进电动机等)的精确控制，而不必像传统的微处理器那样使用查表法来得到一个近似值。其字长一般为16位，算术运算单元和累加器为32位，内部的3个硬件移位器可独立地对数据进行定标，从而可进一步降低运算过程中的量化误差和截尾误差，提高系统的处理精度。

自TI公司推出第一片DSP控制器TMS320C240以来，DSP控制器已发展成为一个拥有20多个产品型号的大家族。这些不同型号产品的发展历程、发展方向及应用领域如图1.3所示。图1.3DSP控制器的发展历程、发展方向和应用领域为进一步降低功耗，TI公司推出了低功耗DSP控制器，即TMS320‘C240x系列，主要包括TMS320LC2402/2404/2406、TMS320LF2402/2406/2407等型号；紧接着又推出了可进行代码加密的TMS320’C240xA系列，主要包括TMS320LC2402A/2404A/2406A、TMS320LF2401A/2402A/2403A/2406A/2407A等型号。

应该注意的是，尽管TI已经推出了低功耗的TMS320'C240x系列和低功耗且代码保密的TMS320'C240xA系列产品，但这些后续芯片的结构与TMS320'C24x系列基本类似，不同之处只在于增加了外设部件和采取了一些改进措施，来进一步提高芯片的速度和性能，使之成为目前在工业领域应用最为广泛的产品。

TMS320‘C24xx系列除了具有低成本、低功耗、高性能等优点外，还具有以下特点：

(1)采用与TMS320’C24x相同的TMS320‘C2xx内核，程序控制、指令系统、流水线操作等都与TMS320’C24x相同。

(2)典型指令周期为25ns。

(3)所有型号芯片都具有544W的片上DARAM，TMS320LF2407/2406片内分别具有32KW的FlashEEPROM和2KW的SARAM，TMS320LF2402片内具有8KW的FlashEEPROM，TMS320LC2406片内具有32KW的ROM和2KW的SARAM，TMS320LC2404片内具有1KW的SARAM和16KW的ROM，TMS320LC2402片内具有4KW的ROM。

(4) TMS320‘LF240x的片上具有256W的程序引导ROM。

(5)除TMS320LF2407外，其它芯片都不具备外部存储器扩展功能。

(6) TMS320LF2407/2406、TMS320LC2406/2404具有2个专用于电动机驱动的事件管理器模块，而TMS320LF2402和TMS320LC2402仅具有1个片上事件管理器模块。

(7)所有芯片都具有看门狗定时器、模拟/数字转换器(ADC)、串行通信接口等外设电路。

(8)除TMS320LC2402和TMS320LF2402外，所有芯片都具有片上串行外设接口和CAN控制模块。

(9)具有数量不等的片上可编程复用I/O引脚。

(10)支持不同数量的外部中断输入。

(11)所有芯片采用3.3V单电源。

(12)具有多种芯片封装形式。

典型芯片TMS320LF2407A是该系列DSP控制器中功能最强、片上设施最完备的一个型号，被广泛用于代码开发、系统仿真以及实际系统中。TMS320LF2407ADSP控制器的芯片总体结构如图1.4所示。图1.4TMS320LF2407A结构框图1.2.3TMS320‘C28xx定点DSP

TMS320’C28xx系列数字信号处理器是TI公司最新推出的一种面向高性能和高精度的工业控制、光网络、光通信等领域的32位定点DSP控制器，包括多个型号，主要代表为TMS320F2810/F2812两个型号。

作为TMS320'C2000系列中的最新成员，TMS320'C28x系列数字信号处理器是在TMS320'C24x的基础上发展起来的新一代DSP控制器，但与TMS320'C24x及TMS320'C24xx系列相比，其性能提高了10多倍。TMS320'C28xx系列的功耗进一步降低，处理速度进一步提高。其主要特点如下：

(1)采用高性能静态CMOS工艺制造，内核电压为1.8V，芯片使用3.3V电源供电，Flash编程电压也为3.3V，从而使芯片的功耗更低。

(2)采用改进的哈佛结构。

(3)片内具有两个6×16MAC单元，可执行16位×16位和32位×32位的乘法及累加操作，可处理更多的运算。

(4)片上具有多达128KW的FlashEEPROM、2KW的ROM和18KW的SARAM，片上存储空间进一步加大。

(5)片上具有4KW的ROM，用于存放引导程序和一些数字表。

(6) 128位的密匙可有效防止片内程序的非法访问。

(7)片上具有可编程等待状态发生器、专用于马达控制的外设(如时间管理器等)、3个32位CPU定时器、串行通信接口、串行外设接口、增强CAN模块、多通道缓冲串行口、16通道12位精度的模拟数字转换单元、56个可编程功能复用通用I/O引脚等。

(8)可寻址程序存储空间达到4MW(兆字)，可寻址数据存储空间达到4GW(吉字)。

(9)源代码与TMS320'C24x及TMS320'C24xx兼容，支持ANSIC/C++语言编程，具有系统BIOS，可进一步简化系统的开发。

(10)低功耗模式可进一步降低能源的消耗。

(11)多种封装形式。

1.3TMS320‘C5000系列定点DSP

1.3.1TMS320’C54x/‘C54xx定点DSP

TMS320'C54x系列是TI公司于1996年推出的新一代定点数字信号处理器。它采用先进的改进哈佛结构，片内共有8条总线(1条程序存储器总线、3条数据存储器总线和4条地址总线)、CPU、在片存储器和片上外设电路等硬件，加上高度专业化的指令系统，使TMS320'C54x系列DSP芯片具有功耗小、高度并行等优点，可较好地满足通信、语音等领域的实时信号处理要求，尤其在无线通信设备、便携式设备等场合得到了广泛的应用。得益于现代通信技术的不断发展和人们对消费性电子设备要求的不断提高，TMS320‘C54x/’C54xx成为TI公司各个系列DSP芯片中发展最快、型号最多的一个系列，主要包括TMS320C541/542、TMS320LC541/542/543/545/545A/546/546A/548/549、TMS320VC549/5402/5410/5416/5420/5421/5470/5471、TMS320F5410/5420等多个型号。

TMS320'C54x/'C54xx系列是目前世界上应用最为广泛的DSP芯片，其CPU主要执行机构和代码数据流机制如图1.5所示。图1.5TMS320'C54x1'C54xxCPU主要执行机构和代码数据流机制一个典型芯片TMS320VC5402的功能框图示于图1.6，其主要特点如下：

(1)围绕片内8条总线构成的增强型哈佛结构。

(2)高度并行且带有专用硬件逻辑的CPU设计。

(3)操作速率最高超过100MIPS。

(4)高度专业化的指令系统。

(5)模块化的结构设计。

(6)先进的芯片制造工艺。

(7)能降低功耗和提高抗辐射、抗静电能力的新的设计方法。图1.6TMS320VC5402功能框图

(8) CPU内具有40位算术逻辑单元、1个40位桶形移位器、2个独立的40位累加器、17位×17位并行乘法器、比较/选择/存储单元、指数译码器、综合维特比加速器、双地址生成器等。

(9)基本寻址存储空间为192KW，扩展程序存储器寻址空间达1MW。

(10)指令系统有单指令/块指令重复、块传输、32位长操作数、条件存储、多操作数、并行存储和并行加载等。

(11)片上具有可编程等待状态发生器、可编程分区转换逻辑电路、锁相环时钟发生器、全双工串行口、时分多路串行口、缓冲串行口、16位可编程定时器、并行主机接口等外设电路，数据总线具有总线保持特性。

(12)用于数据吞吐的独立片上DMA控制器。

(13)单周期定点指令的执行时间小于10ns。

(14) I/O部件采用3.3V电压供电，芯核采用1.8V电压供电，具有低功耗模式，可进一步节电。

(15) LQFP144和BGA144封装。另外，TI公司的TMS320VC5421和TMS320VC5441是两枚低功耗、高性能数字信号处理器，只需一平方英寸的电路板面积，就可处理4条TI线路或96个信道容量的语音、传真和数据资料。TMS320C5421和TMS320C5441这两种产品分别包含了2个和4个DSP芯核，它们都是源代码相容，可提供动态、可编程的资源配置能力。TMS320C5441的信道密度是TMS320C5421的3倍，但每个信道的功耗相同，总功耗为550mW。这两种DSP结合内嵌通信软件GoldenPort和GoldenGateway，能提供一套完整的多用通信口解决方案。1.3.2TMS320‘C55xx定点DSP

TMS320’C55xx系列同属于TI的TMS320‘C5000系列大家族。TMS320’C55xx系列是在TMS320‘C54xx的基础上发展起来的，能够与TMS320’C54xx兼容，是目前功耗最低的新产品，其应用领域与TMS320‘C54xx类似。

TMS320’C55xx通过增加CPU内的功能单元，增强了DSP的运算能力，而且性能更好，功耗进一步降低，这些特性使它更适合数据速率高，运算量大，同时又要求功耗低的2.5G或3G无线通信应用。

TMS320‘C55xx由TMS320’C55x处理器、接口控制器、存储器和多种接口电路组成，目前已形成了包括TMS320VC5501/5502/5503/5507/5509A/5510A、OMAP5910/5512等型号的定点DSP系列。

OMAP意指开放多媒体应用平台，OMAP5910/5512在TMS320'C55x的基础上增加了一个用于控制人机接口(键盘、显示及其它功能)的 ARM9 内核，这样使数据处理和辅助控制完全独立，分离的两个处理器可以同时运行，提高了总体性能。与TMS320‘C54xx相比，TMS320’C55xx继承了TMS320‘C54xx技术成熟、性能稳定的优点，同时在CPU的功能单元方面做了如下改进：

(1)增加了两条总线，即一条读操作数总线和一条写操作数总线。

(2)乘法累加器(MAC)增加一个。

(3)增加了一个16位的算术逻辑单元。

(4)将累加器增加为4个。

(5)将临时寄存器增加为4个。

TMS320‘C55xx在增加硬件资源的同时，也优化了资源的管理，所以性能得到极大的提高，处理能力最高可达400～800MIPS。典型芯片TMS320VC5510功能框图如图1.7所示，其基本特征如下：

(1)指令周期为5ns，时钟频率可达200MHz，每个周期可执行两条指令。

(2) 2个硬件乘法器、2个算术逻辑单元、1条内部程序总线、3条内部数据读总线、2条内部数据写总线。

(3) 24KB的指令缓存。

(4) 160KW的片上RAM，包括32KW的DARAM、128KW的SARAM。

(5) 16KW的片上ROM。

(6)最大可寻址地址存储空间为8MW。

(7) 32位的外部存储器接口，可与异步SRAM、异步EPROM、SDRAM、SBSRAM等各种类型的存储器实现无缝连接。

(8)片上外设包括2个20位定时器、6通道DMA控制器、3个多通道缓冲串行口、16位增强主机接口、可编程数字锁相环时钟发生电路、8个通用I/O引脚等。

(9) 240引脚的BGA封装，采用3.3V电源供电，内核电压为1.5V。图1.7TMS320VC5510功能框图

1.4TMS320‘C6000系列定点/浮点DSP

1.4.1TMS320’C62xx定点DSP

TMS320‘C62xx系列是TI公司推出的新一代高性能DSP处理器，其最大处理能力可达2000MIPS，是目前市场上所有定点DSP芯片中速度最快、处理能力最强的定点DSP处理器。

TMS320'C62xx系列包括TMS320C6201/6202/6203/6204/6205/6211等型号，由于采用了超长指令字(VLIM)体系结构，TMS320'C62xx的并行处理能力大为增强，使得该系列芯片成为多通道、多功能应用的理想选择。TMS320'C62xx广泛应用于无线通信基站、光传输基站、DSL系统、多通道电话系统、3D图像的虚拟实现、语音识别等领域。

TMS320‘C62xx的工作频率可达200MHz，每周期可执行8条32位指令，它们的CPU由32个32位通用寄存器和8个功能单元组成，有2个乘法器和6个算术逻辑单元。下面以目前应用最为广泛的TMS320C6201为例来介绍TMS320’C62xx系列的特点。

TMS320C6201是TMS320'C62xx系列中的第一个定点数字信号处理器，其最大处理能力为1600MIPS，是C25处理速度的160倍，是C50处理速度的50倍。目前，TMS320C6201广泛应用于无线基站、远程存储服务系统、CableModem、多媒体系统等多个领域。TMS320C6201具有如下特点：

(1) CPU采用超长指令结构体系，内部具有8个并行功能模块、32个通用寄存器、相关控制寄存器和控制逻辑、取指/指令分配/译码电路、多级流水线操作、单指令周期可执行8条32位长指令，操作数字长为32位。

(2)工作频率为200MHz，指令周期为5ns。

(3)片内具有64KBRAM，总寻址空间为4GB，且可与多种类型的外部存储器接口。

(4)片上包括4通道自加载DMA控制器、16位并行主机接口、锁相环时钟发生器、双向多通道缓冲串行口、两个定时器等。

(5)采用8条指令的指令包，以减少代码的长度。

(6)全部的条件指令加快了执行速度。

(7)具有位域操作以及指令的选取、设置和删除功能。

(8)支持32/16/8位数据格式。

(9)基于Windows界面的调试器和业界效率最高的C编译器可加速系统的开发进度。

(10) 352引脚的BGA封装。1.4.2TMS320‘C67xx浮点DSP

TMS320'C67xx系列与TMS320′C62xx系列同属于TI的TMS320'C6000系列，TMS320'C67xx为浮点型产品(当然也可用于定点运算)。与TMS320'C62xx一样，TMS320'C67xx内部也采用了超长指令字(VLIM)结构，加上片内的8个并行处理单元和深流水线运行机制，使得TMS320′C67xx成为目前速度最快、处理能力最强的浮点DSP芯片。TMS320'C67xx系列DSP的主要应用领域是那些高性能、多通道、多处理应用的场合，如联合调制解调器、数字用户环路(xDSL)系统、无线基站、中心局交换机、专用小交换机(PBx)、数字成像、先进多功能无线个人数字助理PDAs、呼叫处理、三维图像、语音辨识等方面。该系列主要包括TMS320C6701/C6711/C6711B/6712/6713/6722/6726/6727等型号。在TMS320‘C67xx系列产品中，目前应用最广泛的当属TMS320C6713。下面就以TMS320C6713为代表来介绍TMS320’C67xx系列浮点DSP芯片的特点。图1.8给出了TMS320C6713功能框图，其主要特点包括：

(1)采用超长指令字结构。

(2) 8条指令的指令包可减小代码长度。

(3)全条件指令可提高系统的执行速度，并增加执行的灵活性。

(4) CPU主要包括8个独立的功能单元和32个32位寄存器。

(5)最高速度时的指令周期为3.3ns，在300MHz的工作频率下，最高处理能力为2400MIPS/1800MFLOPS。

(6)每周期可执行8条32位指令。

(7)可使用32/28/24/20/16/12/8位数据，也可使用IEEE浮点格式数据。

(8)具有32位寻址空间和32位扩展存储器接口，可无缝连接SDRAM和SBSRAM同步存储器，或无缝连接SRAM和EPROM异步存储器。

(9)片上外设包括外部存储器接口、2个多通道缓冲串行口、4通道的DMA控制器、2个定时器以及锁相环时钟产生电路。图1.8TMS320C6713功能框图

(10)片上存储空间为256KB。

(11) 3.3VI/O电压、1.2/1.4V内核电压。

(12) 208引脚的PQFP，272引脚的BGA封装。

TMS320C6726、TMS320C6727两款芯片是TI公司专为进一步降低高品质音频产品的开发成本而设计的浮点DSP处理器，是TMS320'C67xx的升级，采用TMS320'C67+内核结构，时钟速度提高到300MHz，可用在广播、会议、音乐乐器和专业音响、生物辨识、医学及工业等领域。1.4.3TMS320‘C64xx定点DSP

TMS320’C64xx系列数字信号处理器是TI于2000年3月发布的新款定点DSP芯片，其主频达到1.1GHz，处理速度达到9000MIPS，性能在TMS320‘C62xx的基础上提高了10倍。此后，经过不断的发展和完善，TMS320’C64xx系列现已具有TMS320C6411/C6412/C6414/C6415/C6416/C6418/C6455等型号。

在TMS320'C64xx系列中，比较具有代表性的芯片是TI公司最早发布的TMS320C6411。下面就以TMS320C6411为例介绍TMS320'C64xx系列芯片的特点。作为一种高性能、低功耗定点数字信号处理芯片，TMS320C6411是在TMS320'C62xx和TMS320'C67xx的基础上发展起来的。片内集成了TI公司最新的TMS320'C64xx内核，采用先进的VLIW结构体系，在提高处理速度的同时，使整个芯片的性能也有了极大的改进，特别适合于无线基础设施、电信基础设施、数字视频、成像等应用场合。

TMS320C6411芯片具有以下特点：

(1)在300MHz的时钟频率下，TMS320C6411的处理速度可达2400MIPS；典型的指令周期为3.3ns；每周期可执行8条32位指令，完成28个微操作。

(2)内部采用改进的超长指令字(VLIW)结构体系；8个独立的功能单元，包括6个支持32/40位运算的算术逻辑单元和两个支持16位×16位、8位×8位的乘法器；64个32位通用寄存器；8条指令封装为一个指令包，有效减小代码长度；全部指令可条件执行，增强了指令的灵活性；指令系统与'C62xx兼容。

(3)在指令集中，具有支持字节寻址操作、8位数据溢出保护、位域的设置/清零、位计数、位标准化等特殊操作的指令。

(4)L1/L2两级存储体系，包括16KB的程序缓存、16KB的L1D数据缓存及156KB的L2公用存储器等片上存储资源。

(5) 32位的外部存储器接口(EMIF)提供了和多种类型的异步存储器(如SRAM、EPROM等)及同步存储器(如SDRAM、SBSRAM、ZBTSRAM、FIFO等)的无缝接口，整个外部可寻址空间为512MB。

(6)片上外设包括64通道的增强DMA控制器、 32/16位主机接口、32位/33MHz的PCI接口、2个多通道缓冲串行口、3个32位通用定时器、16个可编程通用I/O引脚和片上锁相环时钟产生器。

(7)采用0.12μm、6层金属处理的CMOS工艺制造，3.3V单电源供电，内核电压为1V。

(8) 532引脚的BGA封装。1.4.4TMS320‘DM64xx定点DSP

TMS320DM64xx列数字信号处理器是TI公司近年发布的最新款定点DSP芯片，与TMS320'C6000器件百分百代码兼容，时钟频率为400～800MHz，属于专门的数字媒体处理器，处理速度可达3200～5760MMAC(兆乘－累加运算)每秒，采用TMS320'C64x或TMS320'C64x+内核技术，该内核添加了可以显著简化代码的专用指令；采用集成视频处理加速部件；采用集成的串行RapidIO(SRIO)总线的器件。该系列DSP分成两大类：一类是视频/影像定点数字信号处理器，包括TMS320DM640/641/642/643等型号；另一类称为DaVinci数字媒体片上系统，包括TMS320DM6443/6446等型号。而后者的内核中包括DaVinci处理部件和一个ARM9控制器。由于结构的高度集成，因此TMS320DM64xx具有极高的性能，很适用于IP电话、网络IP摄像机、媒体编码/解码、智能监控摄像机、IP机顶盒、个人与多通道摄像机、电视会议以及无线视频网关等应用。

1.5小结

本章讨论了TI公司DSP的基本情况，介绍了TI公司主推的三大系列DSP在业界应用的主流产品，它们是TMS320‘C2000、TMS320’C5000、TMS320‘C6000。

TMS320'C2000系列DSP主要用于控制领域，是本书的主要内容。主流应用芯片是TMS320LF2407A和TMS320F2812。

TMS320‘C5000系列DSP主要用于掌上和便携设备，该系列产品具有很好的性能，芯片型号很多。最廉价的芯片是TMS320VC5402。

TMS320'C6000系列DSP结构最为复杂，处理速度最快，功能最多，具有定点和浮点两大类别。设计这一系列的DSP系统，要采用高速电路设计方法。随着技术工艺的提高，该系列DSP的功耗和价格正在逐步下降。第2章TMS320‘C2000DSP的硬件结构

2.1TMS320‘C2000的总线结构2.2TMS320‘C2000的CPU结构2.3TMS320‘C2000的存储器与I/O空间2.4TMS320‘C2000的程序控制2.5TMS320‘C20x的片内外设2.6TMS320‘C24xx的功能结构2.7小结

TMS320‘C2000系列芯片是16位定点DSP芯片，属于第二代定点DSP的衍生代产品，具有优化的内部结构、更快的速度、更多的片内资源及更小的体积和功耗，适合数字采集、快速控制、音频等多种应用。

TMS320C'2000DSP的体系结构采用改进型哈佛结构，其程序存储器和数据存储器分别独立且有各自的总线结构。TMS320'C2000系列芯片有3个主要的组成部分，即中央处理单元(CPU)、片内存储器和片内外设。图2.1为TMS320'C2000的内部结构框图，图中清晰地表明了CPU的结构及CPU各部件之间的关系。所有的TMS320'C2000系列器件都采用同样的中央处理单元、总线结构和指令集，不同的器件则具有不同的片内存储器配置和片内外设。图2.1TMS320'C2000的内部结构框图

2.1TMS320‘C2000的总线结构

6条各自独立的16位总线的总线结构赋予TMS320’C2000DSP强大的内部数据通信功能，使数据在各部件间交换顺畅，并可在同一时钟周期内并发使用，从而得到优越的性能。图2.2给出了TMS320‘C2000DSP总线结构框图，TMS320’C2000内部正是围绕着这6条16位总线构造的，分别介绍如下：

(1) PAB(ProgramAddr.Bus)：程序地址总线，提供读/写程序存储器的地址。

(2) DRAB(Data-ReadAddr.Bus)：数据读地址总线，提供读数据存储器的地址。

(3) DWAB(Data-WriteAddr.Bus)：数据写地址总线，提供写数据存储器的地址。

(4) PRDB(ProgramReadBus)：程序读总线，承载指令码，传送立即操作数及表信息，实现从程序存储器到CPU的传输。图2.2TMS320'C2000总线结构框图

(5) DRDB(DataReadBus)：数据读总线，提供数据传送通道，把源操作数从数据存储器或程序存储器传送(读入)到CPU(如中央算术逻辑单元CALU、硬件乘法器和辅助寄存器算术单元ARAU等)中。

(6) DWEB(DataWriteBus)：数据写总线，提供数据传送通道，把目标操作数(或运算结果)从CPU(如中央算术逻辑单元CALU、硬件乘法器和辅助寄存器算术单元ARAU等)传送(写出)到数据存储器或程序存储器中。

TMS320‘C2000总线结构特点如下：

(1)采用各自独立的数据地址总线分别用于读数据(DRAB)和写数据(DWAB)，因此，CPU的读和写可在一个周期内进行。

(2)独立的程序空间和数据空间允许CPU同时访问程序指令和数据。

由以上的总线结构特点可以看出：读程序、读数据和写数据分别采用各自分开的地址总线及数据传送总线，将取指、读数据、写数据分成3个不同的空间，这样在1个时钟周期内可进行访问指令代码、读数据、保存运算结果3种不同的操作，前提是程序代码和读/写片内数据存储器不在同一区块上，而程序置于片外也无妨。又因为ARAU与CPU的其它运算部件可并行运作，所以在同一周期内将产生出新的地址。这种并行机制可以支持在单个机器周期内完成一组算术、逻辑、位操作运算。例如，单周期乘累加指令(如MPYA)在1个周期里完成操作数(乘数)的读入、与被乘数(T寄存器值)的乘积、前次乘积与累加器值的累加、下次操作数地址的变更、后面指令代码的读入等多个操作，而在重复执行的MACD指令里还要做一次当前操作数向高存储单元移位的操作。这种并行操作既离不开硬件乘法器和中央算术逻辑单元，又依赖于多总线结构。

在这里需要指出的是，由于TMS320'C2000具有丰富的片内存储资源，为了减少其外部引脚和减小体积，将3套内部总线合并为1套外部扩展总线，分离的程序和数据空间在外存储器中通过1套地址/数据总线分时复用，因此，同时使用外部扩展程序/数据存储器会降低TMS320'C2000DSP的性能。

2.2TMS320‘C2000的CPU结构

CPU部分是DSP的核心，是整个芯片的指挥部件。所有的TMS320’C2000系列DSP都具有相同的CPU结构。TMS320‘C2000DSP的CPU主要包括以下几个部分：

(1) 32位中央算术逻辑单元CALU；

(2) 32位累加器ACC；

(3)用于CALU的输入与输出数据定标移位器；

(4) 16位×16位硬件乘法器MUL；

(5)乘积比例移位器；

(6)数据地址产生逻辑，含8个辅助寄存器和1个辅助寄存器算术单元ARAU；

(7)程序地址产生逻辑。

TMS320'C2000CPU的运算部件结构如图2.3所示。显然，该CPU运算部件包括以下3个主要部件：输入定标部分、乘法部分和中央算术逻辑部分。CPU的运算部件是DSP最核心的部分，我们将对DSP的运算部件进行详细介绍。数据地址发生器在CPU中是一个重要而较为独立的单元部件，有必要专门作为一个小节讨论；同样，程序地址产生逻辑也将作为一个专门的部分，在程序控制一节讲述。而CPU中的状态寄存器ST0和ST1除提供运算的标志位外，还提供对整个DSP的工作模式、直接寻址等的控制，因此这部分也单列出来分析。图2.3TMS320'C2000CPU的运算部件2.2.1输入定标部分

32位输入数据定标移位器(ISCALE)的功能是把来自存储器的16位数据左移0～16位变成32位送往中央算术逻辑单元(CALU)，以与32位的CALU对齐。为了进行数据的比例运算和逻辑操作，这种对齐是必要的。作为程序或数据空间与CALU之间数据通路的一部分，输入数据定标移位器的操作无需额外的时钟周期开销。图2.4示出了输入数据定标移位器的输入、输出和移位计数的关系。图2.4输入数据定标移位器的输入、输出和移位计数的关系输入数据定标移位器(输入移位器)的16位输入来自于复工器MUX，而MUX根据指令代码可选择两种来源的输入：

(1)数据读总线(DRDB)，该输入值来自于存放指令操作数的数据存储器。

(2)程序读总线(PRDB)，该输入值为指令操作数给出的常数值。

输入数据定标移位器的输出则是经移位后的32位输出，和CALU已经对齐，作为CALU运算的一个输入量。移位方式如下：

(1)均进行左移：左移时，没有使用的低位LSB以0填充，而没有用到的高位MSB则根据状态寄存器ST1中的符号扩展模式位(SXM)的设置情况决定填入0还是进行符号扩展。当SXM = 0时，不做符号扩展，此时未用到的高位(MSB)填入0；当SXM = 1时，做符号扩展，此时将输入数据的符号位(最高位)扩展到未用到的高位(MSB)上。这两种情况下的移位操作分别如图2.5和图2.6所示。图2.5SXM = 0时输入数据定标移位器的操作图2.6SXM = 1时输入数据定标移位器的操作

(2)移位次数确定：该输入移位器可做0～16位的左移操作，次数N可在指令中以常数的方式确定，也可以由T寄存器的低4位给出。而后者，由于T寄存器的值随时可以修改(动态确定)，因此更能满足系统的性能要求。2.2.2乘法部分

借助于16位×16位的硬件乘法器，TMS320‘C2000系列DSP可以在一个周期内完成带符号数或无符号数的2的补码的乘法运算。图2.7给出了乘法部件的示意图。可见，硬件乘法器包括4个部件，即T寄存器(TREG)、乘法器、P寄存器(PREG)和乘积移位器(ProductShifter)。图2.7TMS320'C2000CPU的乘法部件

(1) T寄存器(TREG)：16位的暂存寄存器，用来保存乘法运算中的其中一个乘数。此外，它也可作为输入移位器的移位次数。T寄存器可直接加载。

(2)乘法器：16位×16位，结果为32位，单周期完成。其中，一个16位输入值为T寄存器内容，T寄存器在乘法实现之前预先加载。另一个16位输入值为来自于数据存储器的直接/间接寻址的操作数，或来自于程序存储器的立即操作数。乘积结果送到32位P寄存器中。

(3)P寄存器(PREG)：32位的乘积寄存器，用来保存32位乘积结果，也可预先加载而提供乘累加指令的初值，这样就可避免由于初值的不确定而出现的混乱。输出时其值被复制到乘积移位器。

(4)乘积移位器(ProductShifter)：通过乘积移位器对32位乘积结果先进行定标移位，然后再将全部的32位送进CALU去累加，或经指令SPH(或SPL)将乘积移位器的高位字或低位字分别保存到数据存储器中。乘积移位器有4种移位模式，由状态寄存器ST1中的乘积移位模式位(PM)的设置情况决定，如表2.1所示。

利用乘法器、TREG和PREG，TMS320'C2000可高效地实现基本的DSP运算，如卷积、相关和滤波等。每条乘法指令有效的执行时间短至一个CPU周期。

表2.1乘积移位器的移位模式注：Q31格式是一种二进制小数格式，该格式是在二进制小数点的后面有31位二进制数。2.2.3中央算术逻辑部分

中央算术逻辑部分为CPU中使用次数最多的运算部件，包括中央算术逻辑单元(CALU)、累加器(ACC)和输出移位器(OutputShifter)3个部分。图2.8为中央算术逻辑部分示意图。图2.8TMS320'C2000CPU的中央算术逻辑部分

1．中央算术逻辑单元(CALU)

CALU的功能是完成各种算术运算和逻辑操作，包括16位加法运算、16位减法运算、布尔逻辑操作、位操作(位测试、移位和循环移位，其中移位和循环移位由ACC完成)。这些操作大多数可在单周期内完成。

CALU的输入为ACC和一个操作数，该操作数可来自于输入移位器(InputShifter)或乘积移位器(ProductShifter)，由不同的指令来选取。

CALU的输出直接送ACC，再通过输出移位器送数据存储器保存。

CALU中的大多运算受符号扩展模式位SXM的影响，当SXM = 0时，进行无符号数运算操作；当SXM = 1时，进行有符号数运算操作，要做符号扩展。

2．累加器(ACC)

累加器ACC的功能是存储CALU的操作结果，它可分为高16位部分(ACCH)和低16位部分(ACCL)。在ACC中可完成移位和循环移位(包含进位位)的位操作，以实现数据的定标或逻辑位的测试控制。与ACC关联的状态位有以下4个：

(1)进位位(C)：当CALU进行加法或减法运算时，若相加不产生进位或相减产生借位，则C被复位(C = 0)(例外：高16位加指令若相加不产生进位，则不影响C)；若相加产生进位或相减不产生借位，则C被置位(C = 1)(例外：高16位减指令若相减不产生借位，则不影响C)。另外，ACC做位操作时，左移或循环左移，ACC的最高位进入C，且循环左移时C进入ACC的最低位；右移或循环右移，ACC的最低位进入C，且循环右移时C进入ACC的最高位。

(2)溢出模式位(OVM)：决定ACC进行运算时产生溢出的方式。当OVM = 0时，正常溢出；当OVM = 1时，极值溢出(正溢出为7FFFFFFFh；负溢出为80000000h)。

(3)溢出标志位(OV)：运算时若累加器不产生溢出，则清零(OV = 0)；若产生溢出(不管是正溢出还是负溢出)，则置位(OV = 1)。

(4)测试/控制标志位(TC)：根据测试指令及被测位的值设置TC为0或1。

3．输出移位器(OutputShifter)

输出移位器(或称为输出数据定标移位器)的32位输入接累加器的32位输出，而其16位输出接到写数据总线。该输出移位器的功能是首先拷贝累加器的32位值，然后对其左移，移位时高位丢弃，低位补0。具体移位数由指令指定，可移动0～7位。最后将移位器中的高位字或低位字保存到数据存储器中(用SACH指令可保存ACC高位字，用SACL指令可保存ACC低位字)，而累加器的内容保持为移位前的值不变。图2.9和图2.10分别表示了这两种关系。移位不单独占用周期。图2.9移位并保存ACC高位字图2.10移位并保存ACC低位字2.2.4辅助寄存器算术单元(ARAU)和辅助寄存器

CPU还有一个与中央算术逻辑单元(CALU)无关的算术单元，这就是辅助寄存器算术单元(ARAU)。ARAU的主要功能是对8个16位辅助寄存器(AR7～AR0)执行算术运算，该操作可与CALU中的操作并行进行。图2.11提供了ARAU及相关逻辑的结构示意图。图2.11TMS320'C2000CPU的ARAU及相关逻辑的结构示意图

8个辅助寄存器(AR7～AR0)提供了灵活而有效的间接寻址(后续章节将专门讨论)，此时ARAU可用来产生数据存储器地址。通过辅助寄存器中的16位地址可以访问64KW数据存储器地址空间的任意单元。

状态寄存器中有两个专用的3位(bit15～bit13)，分别用做辅助寄存器指针(ARP)和辅助寄存器指针缓冲器(ARB)。ARP用于选择8个辅助寄存器中的其中一个，ARP = 0时选择AR0，ARP = 1时选择AR1，…，ARP = 7时选择AR7。被ARP选中的辅助寄存器称为当前辅助寄存器。ARP可通过指令直接加载或修改，也可通过间接寻址的辅助操作来修改或加载。ARB为ARP的缓冲寄存器，它总是复制当前ARP的值，其用途主要是避免状态寄存器进、出软堆栈时破坏ARP。

ARAU的输出有3条通道。当处理一条指令时，当前AR的内容用做访问数据存储器的地址。如果是读数据指令，ARAU就把该地址送到数据读地址总线(DRAB)；如果是写数据指令，ARAU就把该地址送到数据写地址总线(DWAB)。指令执行完后，当前AR的内容通过ARAU进行无符号的算术运算，从而被更新。当需保存某个辅助寄存器(ARx)的值时，便接通数据写总线(DWEB)。

ARAU对ARx进行运算以产生指令所要求的地址，其运算包括以下几种情况：

(1)对辅助寄存器线性增量或减量：+/－1或+/－AR0；

(2)对辅助寄存器加一个常数或减去一个常数，该常数为8位常数；

(3)把AR0的内容与当前AR的内容进行比较(CMPR指令)，结果影响TC标志(通过DWEB修改状态寄存器ST1中的TC位)。通常ARAU在流水线的译码阶段(指定操作的指令正在被译码时)进行它的算术运算，这就能在下条指令译码之前产生地址。有一例外情况，就是在处理NORM指令时，在流水线的执行阶段修改辅助寄存器和/或ARP。

辅助寄存器除用来产生数据存储器地址外，还有其它用途。例如：①通过CMPR指令，使辅助寄存器支持条件分支、调用和返回，即上面的(3)运算；②当做通用寄存器或软件计数器使用。2.2.5状态寄存器ST0与ST1

两个16位的状态寄存器ST0、ST1是用来表明操作的当前状态和操作控制的。它们既可保存在数据存储器中，也可由数据存储器来加载。因此可用指令对这两个寄存器进行读和写，从而可保存或恢复子程序的操作/执行状态。

用LST(加载状态寄存器)指令可对ST0和ST1进行写(INTM位除外，它不受LST的影响)，而用SST(保存状态寄存器)指令可对ST0和ST1进行读并保存。可用SETC或CLRC指令对ST1、ST2中的某些位单独置位或清零。例如，可用SETCSXM指令将符号扩展模式置1，用CLRCSXM将其清0，而其它位不受影响。图2.12和图2.13分别给出了状态寄存器ST0、 ST1各位的定义。其中有些位是保留的(阴影部分)，读出时为1，写入时不受影响。R表示可读，W表示可写，－x表示不受复位影响，－0表示复位时清零，－1表示复位时置位。图2.12状态寄存器ST0各位的定义图2.13状态寄存器ST1各位的定义

1．状态寄存器ST0

状态寄存器ST0各位的功能介绍如下：

● D15～D13

ARP——辅助寄存器指针(AuxiliaryRegisterPointer)。在间接寻址模式中该位用于选择当前使用的辅助寄存器AR0～AR7。使用MAR指令、LST指令和间接寻址访问存储器指令可以加载ARP。当ARP被装载时，先前的ARP值被复制到ARB缓冲器中(LST指令除外)。

● D12

OV——溢出标志位(OverflowFlagBit)。OV＝1，表示CALU运算发生了溢出。溢出时，OV位保持置位状态，直到被复位指令、条件转移指令或LST指令清0。● D11

OVM——溢出模式位(OverflowModeBit)。OVM决定当CALU发生溢出时的处理方式。当累加器处于溢出方式(OVM = 1)且发生溢出时，产生下面两种情况：

(1)溢出方向为正(正向溢出)，累加器被最大正数(7FFFFFFFh)填充。

(2)溢出方向为负(负向溢出)，累加器被最小负数(80000000h)填充。

当OVM=0时，按正常情况处理累加器，用SETCOVM或CLRCOVM指令可将该位置1或清0，LST指令可修改OVM。● D9

INTM——中断模式位(InterruptModeBit)。该位用来允许或禁止所有的可屏蔽中断。INTM = 0，使能所有可屏蔽中断；INTM = 1，禁止所有可屏蔽中断。

用SETCINTM或CLRCINTM指令可对该位置1或清0； LST指令不能影响INTM位；INTM不影响不可屏蔽中断、复位以及软件启动的中断；发生中断(TRAP指令除外)及复位时INTM置1。

● D8～D0

DP——数据存储器页指针(DataPagePointer)。当一条指令采用直接寻址方式时，这个9位的DP字段与指令中的低7位拼接起来形成数据存储器的16位地址。

2．状态寄存器ST1

状态寄存器ST1各位的功能介绍如下：

● D15～D13

ARB——辅助寄存器指针缓存器(AuxiliaryRegisterPointerBuffer)。除LST指令外，每当加载辅助寄存器指针(ARP)时，ARP原来的值就拷贝到ARB。当用LST指令加载ARB时，同样的值也拷贝到ARP。

● D12

CNF——片内DARAM配置位(On-chipDARAMConfigurationBit)。该位决定可配置的双访问RAM(B0)块映射到数据空间(CNF = 0)还是映射到程序空间(CNF = 1)。SETCCNF或CLRCCNF可对该位置1或清0，复位时CNF = 0。● D11

TC——测试/控制标志位(Test/ControlFlagBit)。TC在以下情况下置1：由BIT或BITT测试的位是1时置1；被CMPR测试的当前辅助寄存器和AR0之间的比较条件成立时置1；用NORM指令测试时，累加器最高两位异或结果为1(相异)时置1。LST指令可改变TC值。

● D10

SXM——符号扩展模式位(InterruptModeBit)。若SXM = 0，禁止符号扩展；若SXM = 1，则移位时进行符号扩展。某些指令不受SXM的