4.3 功能与时序仿真_第1页
4.3 功能与时序仿真_第2页
4.3 功能与时序仿真_第3页
4.3 功能与时序仿真_第4页
4.3 功能与时序仿真_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第4章编译、仿真与测试功能仿真与时序仿真03PartOne功能与时序仿真波形仿真和文本仿真是从激励信号的输入形式上加以区分，而从与时序的相关性上区分，仿真可分为功能仿真和时序仿真。功能仿真不考虑具体硬件延时信息，仅关注设计电路的逻辑关系正确性。由于不涉及时间参数，功能仿真通常比时序仿真快得多，可以在设计早期阶段发现逻辑上的错误。例4.1和例4.2都是功能仿真。时序仿真结合了目标硬件的特性，主要验证电路的时序正确性以及设置时序性能，如时钟周期、信号传播延时等。用于验证设计在实际情况中的表现是否符合预期。功能与时序仿真FPGA开发软件中通常都可以进行功能仿真和时序仿真。在Quartus软件中，打开仿真器的菜单Simulation，可以看到有两种类型的波形仿真：FunctionalSimulation（功能仿真）和TimingSimulation（时序仿真）功能与时序仿真在Vivado软件中，SIMULATION的RunSimulation操作区分了五种不同的仿真，分别是行为仿真、综合后功能仿真、综合后时序仿真、实现后功能仿真和实现后时序仿真。功能与时序仿真四选一选择器的三种仿真结果。在同样的输入激励下（a）实现后功能仿真没有延迟，在60ns时y变成高电平（b）是综合后时序仿真，是在进行布局布线之前进行的仿真，此时仿真模型中包含了门延迟信息，但还没有包含布线延迟信息。y在65ns时变成高电平。（c）是实现后时序仿真，是在布局布线完成后进行的仿真，此时仿真模型中包含了门延迟和布线延迟信息，更接近实际的芯片工作情况。这张图可以看到，y在70ns

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论