电子技术与应用项目化教程3

项目十一——数电基础与门电路主讲：赵媛1.寻找生活中的数字信号和模拟信号，并探讨他们在实际中有什么用途？2.复习数制和各进制。

3.搜索什么是门电路，数电中有哪些门电路，你又是怎么理解的？

课前任务1.在日常生活中我们说话时的声音、眼睛看到的景色和图像、触摸到的温度、个人呼吸、血压、体温等这些所有的都是模拟信号。2.摄相机摄下的图像、视频里的声音、车间控制室所记录的压力、流速、转速、湿度、电压、电流等等各种物理量也都是模拟信号。模拟信号1.电视信号、手机信号、宽带信号、数码成像系统等等。2.计算机和通讯，将两者结合起来，把计算机处理信息的优势用于通讯事业。例如：计算机接线员、机器人等等。数字信号

数字电路基础

◆内容：数电基础、进制关系和门电路◆目的：了解数电基础，掌握进制和门电路学习内容及要求：◆重点：基础门电路和复合门电路◆难点：进制关系和复合门电路1.数字电路概述模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt

对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。（1）工作信号是二进制，在时间上和数值上是离散的（不连续），

反映在电路上就是低电平和高电平两种状态（即0和1两个

逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入

信号的状态和输出信号的状态之间的逻辑（因果）关系。（3）对组成数字电路的元器件的精度要求不高，只要在工作时能

够可靠地区分0和1两种状态即可。（4）数字信号抗干扰的能力特别强、便于存储、加密和纠错，具

有较强的保密性和可靠性。数字电路的特点（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。2.数制及其转换（2）基数：进位制的基数，就是在该进位制中可能用到的数码个数。（3）位权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。1）数制数码：0～9；基数是10。运算规律：逢十进一，借一当十。即：9＋1＝10。十进制数的权展开式：（1）十进制５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５

＝５５５５103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。＋任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)10＝5×103

＋5×102＋5×101＋5×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－2（2）二进制数码：0、1；基数是2。运算规律：逢二进一，借一当二。即：1＋1＝10。10-1＝二进制数的权展开式：如：(101.01)2＝1×22

＋0×21＋1×20＋0×2－1＋1×2－2=(5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0.0=0，0.1=0，1.0=0，1.1=1运算规则各数位的权是２的幂二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。（3）十六进制数码：0～9、A～F；基数是16。运算规律：逢十六进一，借一当十六。即：F＋1＝10。十六进制数的权展开式：如：(D8.A)2＝13×161

＋8×160＋10×16－1＝(216.625)10各数位的权是16的幂练习：(9A.6)2＝

十进制整数转换为二进制采用除基取余法，先得到的余数为低位，后得到的余数为高位。所以：(44)10＝(101100)2（1）十进制数转换为二进制数2）数制转换练习：(35)10＝()2十进制余数转换为二进制采用乘基取整法，先得到的整数为高位，后得到的整数为低位。所以：(0.25)10＝(0.01)2十进制数转换为二进制数练习：(0.624)10＝()2将二进制数按照权展开求和即可。例如：(101101.01)2＝1×25＋0×24＋1×23＋1×22

＋0×21＋1×20＋0×2－1＋1×2－2=(77.25)10（2）二进制数转换为十进制数练习：(10011.01)2（3）二进制数与十六进制数的相互转换111010100.0110000＝(1D4.6)16=101011110100.01110110(AF4.76)16

二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。(10011100110.0011001)2=()16用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。

二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的0-9十个数码。简称BCD码。

2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。

用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421码。3）编码

获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。

逻辑0和1：电子电路中用高、低电平来表示。

逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。

门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门、异或门和同或门等。3.分立元件门电路（1）

与逻辑和与门电路

当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。

实现与逻辑关系的电路称为与门。F=AB1）基本门电路F=AB与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。“有0出0，全1出1”与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。“有0出0，全1出1”与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。F=AB逻辑与（逻辑乘）的运算规则为：逻辑与（逻辑乘）的运算扩展：

在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。

实现或逻辑关系的电路称为或门。（2）或逻辑和或门电路F=A+BF=A+B或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。

“有1出1，全0出0”或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。“有1出1，全0出0”或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。F=A+B逻辑或（逻辑加）的运算规则为：0+0=00+1=11+0=11+1=1逻辑或（逻辑加）的运算扩展：

决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。实现非逻辑关系的电路称为非门，也称反相器。（3）非逻辑和非门电路逻辑非（逻辑反）的运算规则为：

输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。将与门、或门、非门组合起来，可以构成多种复合门电路。由与门和非门构成与非门。（1）与非门与非门的逻辑功能可概括为：输入有0，输出为1；输入全1，输出为0。2）复合门电路由或门和非门构成或非门。（2）或非门或非门的逻辑功能可概括为：输入有1，输出为0；输入全0，输出为1。由与门、或门和非门构成与或非门。（3）与或非门ABCDF00000001001000110100010101100111100010011010101111001101111011111110111011100000（4）异或门门电路符号ABF000110110110异或门逻辑表达式：（5）同或门同或门逻辑表达式：门电路符号ABF000110111001课后思考

2.能够画出各门电路的符号，并写出对应的表达式吗？基础门电路有什么特点？

1.什么是数字信号和模拟信号？

ThankYou!项目十一——基本门电路主讲：赵媛项目11

基本门电路

内容：基本门电路的结构和特点。学习要求：

目的：了解基本门电路结构，掌握其特点及应用。重点：基本门电路的特点及应用。难点：基本门电路的特点及应用。1.与逻辑和与门电路

当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。实现与逻辑关系的电路称为与门。F=ABF=AB与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。F=AB逻辑与（逻辑乘）的运算规则为：与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。实现或逻辑关系的电路称为或门。2）或逻辑和或门电路F=A+BF=A+B或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。F=A+B逻辑或（逻辑加）的运算规则为：或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。0+0=00+1=11+0=11+1=1决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。实现非逻辑关系的电路称为非门，也称反相器。3）非逻辑和非门电路逻辑非（逻辑反）的运算规则为：输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。ThankYou!项目十一——复合门电路主讲：赵媛项目11

复合门电路

内容：复合门电路的结构和特点。学习要求：

目的：了解复合门电路的结构，掌握其特点。重点：复合门电路的特点。难点：复合门电路的特点。将与门、或门、非门组合起来，可以构成多种复合门电路。由与门和非门构成与非门。（1）与非门与非门的逻辑功能可概括为：输入有0，输出为1；输入全1，输出为0。复合门电路由或门和非门构成或非门。（2）或非门或非门的逻辑功能可概括为：输入有1，输出为0；输入全0，输出为1。由与门、或门和非门构成与或非门。（3）与或非门（4）异或门门电路符号ABF000110110110异或门逻辑表达式：（5）同或门异或门逻辑表达式：门电路符号ABF000110111001ThankYou!项目十一——集成逻辑门电路（第2讲）主讲：赵媛项目11

集成逻辑门电路（第2讲）

内容：集成逻辑门电路的结构和特点。学习要求：

目的：了解集成逻辑门电路的结构和特点。重点：集成逻辑门电路的结构和特点。难点：集成逻辑门电路的结构和特点。1.TTL门电路集成门电路1）TTL与非门①输入信号不全为1：如uA=0.3V，uB=3.6V3.6V0.3V1V则uB1=0.3+0.7=1V，V2、V5截止，V3、V4导通忽略iB3，输出端的电位为：输出F为高电平1。uF≈5―0.7―0.7＝3.6V3.6V3.6V②输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，V2、V5导通，V3、V4截止输出端的电位为：uF=UCES＝0.3V输出F为低电平0。功能表真值表逻辑表达式：输入有0，输出为1；输入全1，输出为0。2）TTL三态门①E＝0时，二极管VD导通，三极管V1基极和V2基极均被钳制在低电平，因而V2～V5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。②E＝1时，二极管D截止，三态门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：F=A，A＝0时F＝1，为高电平；A＝1时F＝0，为低电平。（1）uA＝0V时，VN截止，VP导通。输出电压uF＝VDD＝10V。（2）uA＝10V时，VN导通，VP截止。输出电压uF＝0V。2.

CMOS门电路1）CMOS非门①A、B当中有一个或全为低电平0时，VN1、VN2中有一个或全部截止，VP1、VP2中有一个或全部导通，输出F为高电平1。②只有当输入A、B全为高电平1时，VN1和VN2才会都导通，VP1和VP2才会都截止，输出F才会为低电平0。2）CMOS与非门①只要输入A、B当中有一个或全为高电平1，VP1、VP2中有一个或全部截止，VN1、VN2中有一个或全部导通，输出F为低电平0。②只有当A、B全为低电平0时，VP1和VP2才会都导通，VN1和VN2才会都截止，输出F才会为高电平1。3）CMOS或非门ThankYou!项目十一——逻辑代数表示形式和转换方法主讲：赵媛项目11

逻辑代数表示形式和转换方法

内容：逻辑代数的表示形式和转换方法。学习要求：

目的：了解逻辑代数的表示形式，掌握转换方法。重点：逻辑代数的表示形式和转换方法。难点：逻辑代数的表示形式和转换方法。逻辑代数将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有3种基本运算：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。逻辑函数有5种表示形式：真值表、逻辑表达式、逻辑图、波形图和卡诺图。只要知道其中一种表示形式，就可转换为其它几种表示形式。1.逻辑函数的表示方法1）真值表真值表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。真值表列写方法：每一个变量均有0、1两种取值，n个变量共有2i种不同的取值，将这2i种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。例如，要表示这样一个函数关系：当3个变量A、B、C的取值中有偶数个1时，函数取值为1；否则，函数取值为0。此函数称为判偶函数，可用真值表表示如下。表达式列写方法：输入变量值为1的表示成原变量，值为0的表示成反变量，取F=1的组合，然后将各变量相乘，最后将各乘积项相加，即得到函数的与或表达式。2）逻辑表达式逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。由逻辑表达式列真值表的方法：把输入变量各种组合的取值分别代入逻辑表达式中进行运算，求出相应的逻辑函数值，即可列出真值表。如函数：3）逻辑图逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。4）波形图

波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。０００1００１００１０００１１１１０００１０１1１１０１１１１0例某逻辑函数的真值表如表所示，试用其他3种方法表示该逻辑函数。解

逻辑表达式：逻辑图：

逻辑表达式：波形图：真值表例2

某逻辑函数的逻辑图如图所示，试用其他3种方法表示该逻辑函数。解

写逻辑表达式：列真值表：画波形图：ThankYou!项目十一——逻辑函数代数化简法（第4讲）主讲：赵媛项目11

逻辑函数代数化简法（第4讲）

内容：逻辑函数的代数化简方法。学习要求：

目的：了解逻辑函数的代数化简方法。重点：逻辑函数的代数化简方法。难点：逻辑函数的代数化简方法。1.逻辑代数的公式和定理（2）基本运算（1）常量之间的关系分别令A=0及A=1代入这些公式，即可证明它们的正确性。（3）基本定理利用真值表很容易证明这些公式的正确性。如证明A·B=B·A：分配率A+BC=(A+B)(A+C)A+A=1A·1=1(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BCAA=A=A(1+B+C)+BC分配率A(B+C)=AB+AC=A+BCA+1=1证明分配率：A+BA=(A+B)(A+C)证明：逻辑函数的化简逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。（3）基本定理逻辑函数的化简逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。逻辑函数表达式的化简

(1)并项法利用公式定理进行并项。例化简逻辑函数解：

(2)吸收法利用公式A+AB=A消去多余的项。例化简逻辑函数解：

(3)消去因子法利用公式消去多余的因子。例化简逻辑函数解：

(4)消项法利用公式消去冗余项BC

例化简逻辑函数解：(5)配项法利用等进行配项，以消去更多的项。例试证明公式证明：采用配项法(6)综合法化简复杂些的逻辑函数时，要往往要用到多种方法的综合应用。例

化简逻辑函数解：

*3．或与表达式的化简相对与或表达式的化简，或与表达式的化简有不方便。可以采用两次对偶方法进行化简。即利用:（Y´)´=Y

具体方法:先将要化简的或与表达式对偶成为与或表达式,再将与或表达式化简为最简式,然后对化简后的与或表达式进行再次对偶,即得到最简的或与表达式。例化简逻辑函数

解：化简得

Y´=A+BC再次对偶得Y=（Y´)´=(A+BC)´=A(B+C)ThankYou!项目十一——卡诺图化简方法主讲：赵媛实际电路分析：内容：逻辑函数的卡诺图化简方法目的：掌握卡诺图化简函数的方法重点：卡诺图化简方法及应用学习要求：

逻辑代数的公式和定理（2）基本运算（1）常量之间的关系分别令A=0及A=1代入这些公式，即可证明它们的正确性。（3）基本定理利用真值表很容易证明这些公式的正确性。如证明A·B=B·A：分配率A+BC=(A+B)(A+C)A+A=1A·1=1一、最小项1.最小项的概念：由逻辑函数所包含的所有逻辑变量的原变量或反变量所组成的乘积项。例：设某函数包含有3变量A、B、C，则由ABC这3个逻辑变量的原变量或反变量共同组成的乘积项为此函数的最小项。如：对于有n个逻辑变量，则有2n个最小项。

试想有两个逻辑变量的逻辑函数应该有几个最小项？

卡诺图化简如果两个最小项只有一个变量取值不同，就可以说这两个最小项在逻辑上相邻。例如：就是两个逻辑相邻的最小项。这两个最小项可以合并成一项，消去变量取值不同的变量(因子)。见下式：

2.最小项的相邻性为了方便化简，给每一个最小项赋予代码。原变量用1表示，反变量用0表示。

3.最小项的编码卡诺图是将最小项按一定规律排列而成的方格阵列。为了使相邻的最小项具有逻辑相邻性（即相邻方格变量状态只有一个不同），行和列的变量取值应以00、01、11、10循环码的顺序排列。

二、卡诺图1.卡诺图基本概念：①

n个变量，由2n

个小方格组成。②除了几何位置(上下左右)相邻的最小项逻辑相邻以外，一行或一列的两端也有相邻性。2.n变量的卡诺图

从图

可以看出:例：画出的卡诺图

3.用卡诺图表示逻辑函数分析过程：①把逻辑函数转换成最小项之和的形式。Y=m3+m5+m6+m7=∑m(3,5,6,7)②将这些最小项在卡诺图上对应的方格中填1，其余的方格中填0(也可以不填)，画出卡诺图。11111～2号发电机以Y1、Y2表示1.合并最小项的规律1～3号生产线以A、B、C表示三、用卡诺图化简函数根据卡诺图相邻性的特点,可依据公式:将两个相邻的最小项合并,并消去一个变量。2个相邻的最小项合并，可消去1个变量；8个相邻的最小项合并，可消去3个变量；4个相邻的最小项合并，可消去2个变量；注意：这里的“4个相邻”和“8个相邻”，必须是一个矩形或正方形。合并最小项2.具体步骤：画出卡诺图填充最小项合并最小项圈卡诺圈由于圈法的不同，化简后得到的最简式不一定是唯一的。圈的个数尽量少，得到的与项个数最少。圈尽量大，以消去更多的变量因子。每个圈中至少要有一个是1的方格只被圈过一次，不能出现重复圈。①③②圈卡诺圈时应该注意以下几个方面：合并最小项练习：1111111111111111合并最小项练习：11111111111111111.画出三变量逻辑函数的卡诺图例：化简逻辑函数F（A，B，C）=∑m(1,3,6,7)2.将出现的最小项用1填充在相应的方格里。分析过程：11113.圈卡诺圈，并合并最小项。111111111.画出四变量逻辑函数的卡诺图例：化简逻辑函数F(A,B,C,D)=∑m(2,3,6,7,8,10,12)2.将出现的最小项用1填充在相应的方格里。分析过程：11111113.圈卡诺圈，并合并最小项。从得到的结果分析,最简表达式有两个。表明逻辑函数的最简式不一定是唯一的。11111111111111练习：化简逻辑函数F(A,B,C,D)=∑m(1,3,6,7,9,10,13)

(1)逻辑函数中的无关项在实际的逻辑问题中,有时会碰到变量某些取值组合是不允许出现的或客观上不会出现。如8421BCD编码中,1010——1111六种代码是不允许出现的。这种变量取值组合所对应的最小项称为约束项。具有约束条件的逻辑函数的化简，在工程中经常用到。有时还会遇到另一种情况，就是在输入变量某些组合下，函数值是1还是0均可，并不影响功能。把这些组合对应的最小项称为任意项。由于约束项对应的输入变量组合是不允入出现的，因此，既可以把任意项写入函数式中，也可以不写进去，并不影响电路逻辑功能。由于约束项和任意项既可写入函数中，也可不写入，这并不影响函数功能，因此把约束项和任意项称为无关项。具有无关项的逻辑函数的化简

(2)具有无关的逻辑函数的化简由于无关顶不能影响函数的功能，因此，我们在化简具有无关项的逻辑函数时，既可以把无关项写入逻辑函数中，也可以不写入。所以在卡诺图中对应的位置上可以填入1，也可以填入0。因此，在卡诺图中用“×”表示无关项。在化简逻辑函数时既可以认为它是1，也可以认为它是0。在画圈合并最小项时，根据化简需要，既可以把无关项圈入，也可以不圈人。例

表5-12给出了用8421BCD码表示的十进制数0～9。其中1010-1111不可能出现,为无关项。当十进制数为奇数时，输出为F=1，为偶数F=0。求实现此逻辑函数的最简与或表达式。

【例】化简逻辑函数：F（A，B，C，D）=∑m(1,3,5,7,9)+∑d(10,11,12,13,14,15)解：第一步，画出逻辑函数的卡诺图，并将无关项用X表示出来。第二步，从卡诺图中可以看出，将无关项11，13，15看作是1，加入逻辑函数的化简，将使化简结果最简。第三步，整理合并结果。F=D若将无关项当0处理时，即不考虑无关项，则化简的结果可见，充分利用无关项可使化简结果大大简化。课堂练习：F（A，B，C，D）=

∑m(4,5,6,13,14,15)+∑d(8,9,10,12)小结卡诺图圈卡诺圈合并最小项最小项ThankYou!项目十二——组合逻辑电路的分析方法主讲：赵媛课前导入

实践能力、创新精神，有工程师的使命与责任，为后续的学习和适应现代化信息社会的快速发展奠定坚实的基础。

组合逻辑电路的分析内容：组合逻辑电路的分析方法目的：了解组合逻辑电路的组成，掌握电路特点、分析方法重点：卡诺图化简方法及应用学习要求：重点：组合逻辑电路的分析方法难点：组合逻辑电路的分析方法工作任务：

分析如图所示电路所具有的功能。1.组合逻辑电路任何时刻的输出仅仅是该时刻输入信号的函数，而与该时刻以前的输入状态无关。

组合逻辑电路的一般框图组合逻辑电路特点①从逻辑上讲，组合逻辑电路在任一时刻的输出状态仅由该时刻的输入信号决定，而与电路原来的状态无关。②从结构上讲，组合逻辑电路都是由单纯的逻辑门组成，且输出端不存在反馈路径。（不包含存储单元）---电路无记忆功能

根据给出的逻辑电路图，由输入级逐级推导出输出级，列出真值表并分析逻辑电路图所完成的功能。逻辑电路图逻辑表达式化简或变换列真值表确定电路功能分析步骤：2.组合逻辑电路的分析方法分析举例1

试分析右图所示电路的逻辑功能。

(1)写出逻辑表达式为：F1=F2=F==(2)进行逻辑变换和化简如下：F==(3)该逻辑关系简单，不必列真值表。(4)由逻辑表达式可确定该逻辑电路实现的是异或功能。分析举例2试分析右图所示电路的逻辑功能。分析过程：第一步：由逻辑图可以写输出F的逻辑表达式为：

逻辑电路图

第二步：可变换为

F=AB+AC+BC

第三步：列出真值表如右表所示。ＡＢＣF００００００１００１０００１１１１０００１０１１１１０１１１１１

真值表

第四步：确定电路的逻辑功能。

由真值表可知，三个变量输入Ａ，Ｂ，Ｃ，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。逻辑图逻辑表达式最简与或表达式分析举例3

真值表用与非门实现

电路的输出F只与输入A、B有关，而与输入C无关。F和A、B的逻辑关系为：A、B中只要一个为0，F=1；A、B全为1时，F=0。所以F和A、B的逻辑关系为与非运算的关系。电路的逻辑功能逻辑图逻辑表达式最简与或表达式分析举例4

真值表电路的逻辑功能由真值表可知，当3个输入变量A、B、C表示的二进制数小于或等于2时，F1=1；当这个二进制数在4和6之间时，F2=1；而当这个二进制数等于3或等于7时F1和F2都为1。因此，这个逻辑电路可以用来判别输入的3位二进制数数值的范围。逻辑表达式逻辑图分析电路的逻辑功能：用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。当A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。结论：1位数值比较器的真值表。真值表逻辑图表达式拓展：分析电路的逻辑功能：Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。真值表全加器逻辑图和逻辑符号能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。实现多位二进制数相加的电路称为加法器。串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。组合逻辑电路分析步骤：给定组合逻辑电路列出各级逻辑表达式化简、变换判断逻辑功能列出真值表评价及改进画波形图工作任务：

分析如图所示电路所具有的功能。逻辑图逻辑表达式最简与或表达式分析过程

真值表电路的逻辑功能由真值表可知，当3个输入变量A、B、C取值一致时，输出F=1，否则输出F=0。所以这个电路可以判断3个输入变量的取值是否一致，故称为判一致电路。逻辑电路图逻辑表达式化简或变换确定电路功能列真值表分析步骤：小结

实践能力、创新精神，有工程师的使命与责任，为后续的学习和适应现代化信息社会的快速发展奠定坚实的基础。

课后探索

2.从逻辑电路分析方法中学习具体问题具体分析的方法以及勇于探索的科学精神。

1.总结逻辑电路的分析方法？ThankYou!项目十二——组合逻辑电路的设计方法（第2讲）主讲：赵媛课前导入

抢答器、表决器、报警器、产品检验器、水位探测器等。

逻辑思维、逻辑抽象、分析解决实际问题的能力，具备分析、设计、开发的基本技能。课前导入

求真务实、忠诚奉献、不懈奋斗的科学精神；精益求精、大胆专研的工作作风。顾德仁是成都电讯工程学院博士生导师，长期从事电路系统、信号与信息处理技术领域的教学与科研工作，主编《脉冲技术》《脉冲与数字电路》等多部著作，培养博士生30余名。组合逻辑电路的设计内容：组合逻辑电路的设计方法实际应用目的：掌握组合逻辑电路的设计方法实际应用重点：卡诺图化简方法及应用学习要求：重点：组合逻辑电路的设计方法实际应用难点：组合逻辑电路的设计方法实际应用工作任务：

试用与非门设计一个举重裁判表决电路。

要求：

设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。分析方法设计方法组合逻辑电路的设计方法：

与分析过程相反，组合逻辑电路的设计是根据给出的实际逻辑问题，求出实现这一逻辑功能的最佳逻辑电路。画逻辑图逻辑表达式列真值表提出问题化简变换分析归纳化简画图设计步骤：逻辑电路图逻辑表达式化简或变换确定电路功能列真值表所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最少。

满足速度要求，应使级数最少，以减少门电路的延迟。

功耗小，工作稳定可靠。①③②工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：烟感A、温感B、紫外线光感C探测器发出火灾检测信号用1表示,没有用0表示报警控制信号Y产生报警信号用1表示,没有用0表示输入变量：输出变量：设计过程：

1.单输出组合逻辑电路设计

一火灾报警系统，设有烟感、温感和紫外线光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。(1)分析设计要求：设输入输出变量并逻辑赋值

(2)列真值表：把逻辑关系转换成数字表示形式真值表ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１(3)由真值表写逻辑表达式：

化简得最简式：

11

11ABC0100011110Y

(4)画逻辑电路图：

用一个与或非门加一个非门就可以实现，其逻辑电路图如图所示：如果作以下变换：用与非门实现：1～2号发电机以Y1、Y2表示输入变量：输出变量：发电机启动为1,关机为0设计过程：1～3号生产线以A、B、C表示生产线开工为1，停工为0

某工厂有三条生产线，耗电分别为1号线10kW，2号线20kW，3号线30kW，生产线的电力由两台发电机提供，其1号机20kW，2号机40kW。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。(1)分析设计要求：设输入输出变量并逻辑赋值2.多输出组合逻辑电路设计（2）逻辑真值表：把逻辑关系转换成数字表示形式（3）逻辑表达式输入变量：A:1号线10kW，B:2号线20kW，C:3号线30kW。输出变量：Y1:1号机20kW，Y2:2号机40kW。（4）卡诺图化简

1

11

1ABC0100011110Y1

ABC0100011110Y2

1

1

1

1

1与或式：与非－与非式：（5）逻辑电路图与或式与非－与非式与或式：与非－与非式：拓展：有一大水箱由YS、YL两台水泵供水，水箱中设置了三个水位检测元件A、B、C，如图所示。水面低于检测元件时，检测元件输出高电平，水面高于检测元件时，检测元件输出低电平。现要求水位超过C点时，YS、YL停止工作；水位低于C点但高于B点时，YS单独工作；水位低于B点但高于A点时，YL单独工作；水位低于A点时，YS、YL同时工作。试设计此控制电路。

①逻辑抽象输入变量：水位检测元件以A、B、C表示，低于检测元件为1，高于为0；输出变量：水泵以YS、YL表示，水泵工作为1，不工作为0；设计过程：输入变量：水位检测元件以A、B、C表示，低于检测元件为1，高于为0；输出变量：水泵以YS、YL表示，水泵工作为1，不工作为0；YSYLBAC示意图②列逻辑真值表③卡诺图化简

ABC0100011110YL

ABC0100011110YS×

1×

1××

1

×

1×

××④逻辑电路图例1：试用与非门设计一个最简逻辑电路的产品合格检验器。产品有三项质量指标，其中一项为关键指标，当有两项及两项以上指标合格，且包含关键指标合格才能选为合格产品。解：①逻辑抽象输入变量：关键质量指标为A，一般质量指标为B、C。合格为1，不合格为0；输出变量：产品合格与否用变量Y表示，合格为1，不合格为0；②逻辑真值表③卡诺图化简

ABC0100011110Y

1

11④逻辑电路图课堂小练：某车间有A、B、C、D四台电动机，今要求：（1）A必须开机；（2）其他三台电动机至少有两台开机。如果不满足上述要求，则指示灯熄灭。设指示灯亮为“1”，熄灭为“0”。电动机的开机信号通过某种装置送到各自的输入端，使该输入端为“1”，否则为“0”。试用“与非门”组成指示灯亮的逻辑图。逻辑功能逻辑电路图组合逻辑电路的分析方法逻辑电路图逻辑表达式真值表组合逻辑电路的设计方法实际问题真值表逻辑表达式工作任务：

试用与非门设计一个举重裁判表决电路。

要求：

设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。画逻辑图逻辑表达式列真值表提出问题化简变换分析归纳化简画图设计步骤：逻辑电路图逻辑表达式化简或变换确定电路功能列真值表分析步骤：

逻辑思维能力、逻辑抽象能力、解决数字电路系统系统实际问题的能力，具备数字电路系统分析、设计、开发的基本技能，精益求精、大胆专研的工作作风。

小结ThankYou!项目十二——加法器主讲：赵媛项目12

加法器

内容：加法器的设计方法学习要求：

目的：了解加法器的组成，掌握其设计方法。重点：加法器的设计方法。难点：加法器的设计方法。半加器加法器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。全加器的逻辑图和逻辑符号实现多位二进制数相加的电路称为加法器。串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。ThankYou!项目十二——编码器（第4讲）主讲：赵媛项目12

编码器（第4讲）

内容：编码器的概念、类型及分析方法。学习要求：

目的：了解编码器的概念，掌握各类型的分析方法。重点：编码器各类型的分析方法。难点：编码器各类型的分析方法。编码器（Encoder）编码生活中常用十进制数及文字、符号等表示事物。数字电路只能以二进制信号工作。因此，在数字电路中，需要用二进制代码表示某个事物或特定对象，这一过程称为编码。编码器：实现编码操作的逻辑电路。

使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。例如：一个由8个开关组成的键盘，

直接接入：需要8条信号传输线；

编码器：只需要3条数据线。（每组输入状态对应一组3位二进制代码）

对M个信号编码时，应如何确定位数N？

N位二进制代码可以表示多少个信号？例：对101键盘编码时，采用几位二进制代码？

编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N≥M来确定位数N。例：对101键盘编码时，采用了7位二进制代码ASCⅡ码。27＝128＞101。1.二进制编码器

定义：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。

举例：以一个三位二进制普通编码器为例，说明普通编码器的工作原理。

普通编码器的方框图输入：八个信号（对象）

I0~I7

（二值量）八个病房呼叫请求输出：三位二进制代码

Y2Y1Y0称八线—三线编码器对病房编码

I0

I1

I2

I3

I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１编码器输入输出的对应关系设输入信号为1表示对该输入进行编码。任何时刻只允许输入一个编码请求3位二进制编码器的真值表逻辑表达式：输入10个互斥的数码输出4位二进制代码真值表二－十进制编码器逻辑表达式逻辑图2.优先编码器

在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。

优先级别的高低由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。优先编码器：允许同时在n个输入端有多个输入信号有效，编码器只对同时输入的多个信号中优先权最高的一个进行编码。设I7的优先级别最高，I6次之，依此类推，I0最低。3位二进制优先编码器的真值表逻辑表达式：表3-574LS148电路的功能表例：八线—三线优先编码器74LS148

74LS148的逻辑功能描述：

(1)编码输入端：逻辑符号输入端上面均有“—”号，这表示编码输入低电平有效。I0~I7低电平有效允许编码，但无有效编码请求优先权最高

(2)编码输出端：从功能表可以看出，74LS148编码器的编码输出是反码。Y2、Y1、Y0（3）选通输入端：只有在=0时，编码器才处于工作状态；而在=1时，编码器处于禁止状态，所有输出端均被封锁为高电平。SS禁止状态工作状态允许编码，但无有效编码请求正在优先编码（4）选通输出端YS和扩展输出端YEX：为扩展编码器功能而设置。图3-574LS148的逻辑符号

以上通过对74LS148编码器逻辑功能的分析，介绍了通过MSI器件逻辑功能表了解集成器件功能的方法。要求初步具备查阅器件手册的能力。不要求背74LS148的功能表。图3-6用74LS148接成的16线—4线优先编码器优先权最高(2)片无有效编码请求时才允许(1)片编码编码输出的最高位编码输出为原码仿真

二－十进制（BCD）优先编码器把I0～I9的十个状态分别编码成十个BCD码。其中I9的优先权最高，I0的优先权最低。74LS147的功能表输入：逻辑0(低电平）有效输出：反码输出注意：二－十进制（BCD）优先编码器74LS147ThankYou!项目十二——74LS138译码器主讲：赵媛项目1274LS138译码器

内容：74LS138译码器的结构、分析方法合应用。学习要求：

目的：了解74LS138译码器的结构，掌握其分析方法和应用。重点：74LS138译码器分析方法和应用。难点：74LS138译码器分析方法和应用。把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。译码器

输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线—8线译码器。74LS138逻辑功能内部电路图负逻辑与非门译码输入端

S为控制端（又称使能端）

S=1译码工作

S=0禁止译码，输出全1

输出端74LS138的功能表译中为0高电平有效低电平有效禁止译码译码工作74LS138的逻辑功能三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端，以及三个控制端（又称使能端）、、。、，是译码器的控制输入端，当=1、+=0(即=1,和均为0)时，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。S1S2S1S2S3S1S2S3S1S3S2Y0~Y7S3当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。

74LS138输出端被“译中”时为低电平，所以其逻辑符号中每个输出端上方均有“—”符号。Y0~Y774LS138的逻辑符号低电平有效输出三位二进制代码使能端集成二进制译码器74LS138例用3/8线译码器74LS138和两个与非门实现全加器。解全加器的函数表达式为：将输入变量Ai、Bi、Ci-1分别对应地接到译码器的输入端A2、A1、A0，由上述逻辑表达式及74LS138的真值表可得：因此得出：接线图：例试用74LS138译码器实现逻辑函数：解：因为则

因此，正确连接控制输入端使译码器处于工作状态，将、、、、经一个与非门输出，A2、A1、A0分别作为输入变量A、B、C，就可实现组合逻辑函数。

Y1Y３Y６

Y５Y７ThankYou!项目十二——译码器主讲：赵媛项目12

译码器

内容：译码器的概念、类型和分析方法。学习要求：

目的：了解译码器的概念，掌握各类型的分析方法。重点：译码器各类型的分析方法。难点：译码器各类型的分析方法。1.二进制译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。译码器二进制译码器

三位二进制译码器的方框图输入：二进制代码（N位），输出：2N个，每个输出仅包含一个最小项。

输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线—8线译码器。输入输出ABY0Y1Y2Y30010000101001000101100012线－4线译码器真值表逻辑函数：2线－4线译码器电路3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号逻辑表达式逻辑图电路特点：与门组成的阵列二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。

把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。2.二-十进制译码器真值表逻辑表达式逻辑图数码显示器

用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。3.显示译码器

驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号等翻译成人们习惯的形式，并直观地显示出来的电路，称为显示译码器。（1）显示器件发光二极管数码管（LED数码管）优点：亮度高，响应时间短；缺点：工作电流大。b=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极74LS49的逻辑符号（2）七段显示译码器

灭灯控制端8421BCD码七段代码

七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。

74LS49是一种七段显示译码器。74LS49的功能表8421BCD码禁止码灭灯状态

译码输入端：D、C、B、A，为8421BCD码；

七段代码输出端：abcdefg，某段输出为高电平时该段点亮，用以驱动高电平有效的七段显示LED数码管；

灭灯控制端：IB

，

当IB=1时，译码器处于正常译码工作状态；

若IB=0，不管D、C、B、A输入什么信号，译码器各输出端均为低电平，处于灭灯状态。

利用IB信号，可以控制数码管按照要求处于显示或者灭灯状态，如闪烁、熄灭首尾部多余的0等。74LS49驱动LED数码管电路

图是一个用七段显示译码器74LS49驱动共阴型LED数码管的实用电路。ThankYou!项目十二——数据选择器（第6讲）主讲：赵媛项目12

数据选择器（第6讲）

内容：数据选择器的结构、类型和分析方法。学习要求：

目的：了解数据选择器的结构，掌握各类型的分析方法。重点：各类型数据选择器的分析方法。难点：各类型数据选择器的分析方法。数据选择器（DataSelector）数据选择器又称多路选择器(Multiplexer,简称MUX)。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。

数据选择器示意图S0000A1A0Y00D001D110D211D31

××0S4选1数据选择器功能表S：选通控制端。

S=0时，数据选择器工作；S=1时，Y=0输出无效。4选1数据选择器电路图集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。双4选1数据选择器74LS153逻辑表达式：公共的地址输入端独立的数据输入端和输出端选通控制端例：试用4选1数据选择器74LS153实现如下逻辑函数的组合逻辑电路。解：逻辑函数变形为最小项之和形式比较可得：D0=0，D1=1，D2=1，D3=1例：试用一片双4选1数选器74LS153组成一个8选1数据选择器。解：A2A1A0Y000～11D0～D3100～11D4～D7集成8选1数据选择器74LS1518选1数据选择器的逻辑表达式：8选1数据选择器74LS151特点：输出端为互补形式。例

分别用8选1数据选择器74LS151和4选1数据选择器74LS153实现逻辑函数：解（1）用8选1数据选择器74LS151实现。列出函数的真值表。将输入变量A、B、C分别对应地接到8选1数据选择器74LS151的3个地址输入端A2、A1、A0。对照函数的真值表和74LS151的真值表可知，将数据输入端D0、D3、D4、D5接高电平1，D1、D2、D6、D7接低电平0即可。（2）用4选1数据选择器74LS153实现。以A、B为变量列出函数的真值表。将输入变量A、B分别对应地接到74LS153的2个地址输入端A1、A0。对照函数的真值表和74LS153的真值表可知，将数据输入端D0接C、D1接C、D2接低电平0、D3接高电平1即可。ThankYou!项目十二——数据分配器（第7讲）主讲：赵媛项目12

数据分配器（第7讲）

内容：数据分配器的结构、类型和分析方法。学习要求：

目的：了解数据分配器的结构，掌握各类型的分析方法。重点：各类型数据分配器的分析方法。难点：各类型数据分配器的分析方法。所谓数据分配器，就是根据地址控制信号，将一路输入数据分配到多路输出中去的逻辑电路，它也称做多路解调制器。它的基本功能也相当于一个多选开关。以4路数据分配器为例，其原理示意图与逻辑图如图23所示，通过地址A0A1控制，将一路输入信号传送到多路输出端Y0～Y3中的一个输出。路数据分配器的原理示意图与逻辑图数据分配器1.数据分配器的逻辑功能及逻辑符号由图得到逻辑表达式：当A1A0=00时Y0=D当A1A0=01时Y1=D当A1A0=10时Y2=D当A1A0=11时Y3=D

从而实现数据的4路分配。

4路数据分配器的逻辑符号如图所示。从图可以看出，这两个逻辑图是一样的。这说明数据分配器与具有使能控制的二进制译码器是可以互换的，从而可使数字集成电路的同一元件多用。互换时，译码器的数据输入端与分配器的地址控制端互换；译码器的使能端与分配器的数据输入端互换。4路数据分配器逻辑电路——逻辑符号

D0～D3是4个数据输入端，内部标注数字0、1、2、3都是关联的标识序号，数据能否输入均由G关联控制。A0、A1

是选择器地址输入端，内部用标注的多位输入的位组合符号表示：由它组合的这2个输入产生一个数（数是处在其内部“1”状态输入的各自权之和)定义G关联的0、1、2、3四个标识序号。例如选择输入A1A0为10时，在其内部产生的这个数是1×22+0×21=2，表示此时G2=1，其余G0、G1、G3均为“0”，因而带有标识序号为2的数据输入被选中，其他数据输入内部被置“0”而封闭。74LS138作为8路数据分配器