CN111128740B 半导体装置的制造方法 （台湾积体电路制造股份有限公司）

JP2014103339A,201US2003020125A1,2003.半导体装置的制造方法可以包含在基底上方形成虚设介电层以及在虚设介电层上方形成可以包含在第一间隔物的多个部分上进行等离述部分的材料组成从第一材料组成改变为第二2对该第一间隔物的复数个部分进行一等离子体处理，其中该等离隔物的该些部分的材料组成从一第一材料组蚀刻该第一间隔物的具有该第二材料组成的该些部分，以移除2.如权利要求1所述的半导体装置的制造方法，其中该栅极结构沿着该第一间隔物的蚀刻工艺中蚀刻该虚设介电层和该第一间隔物的具有该第二材料组成的4.如权利要求1所述的半导体装置的制造方法，其中该等离子体处理进入该第一间隔5.如权利要求1所述的半导体装置的制造方法，其中蚀刻该第一间隔物的具有该第二6.如权利要求5所述的半导体装置的制造方法，其中该些渐缩侧壁的一第一渐缩侧壁7.如权利要求1所述的半导体装置的制造方法，其中蚀刻该第一间隔物的具有该第二8.如权利要求7所述的半导体装置的制造方法，其中以该些导电材料经由该顶部开口9.如权利要求1所述的半导体装置的制造方法，其中该第一材料组成包括具有第一浓对该些间隔物的一第一间隔物的至少一部分进行等离子体处理，在进行该等离子体处理之后，进行一蚀刻工艺以移除该第3经由该顶部开口在该栅极腔中沉积一或多个栅极介电层和一或多个栅极电极层以形12.如权利要求11所述的半导体装置的制造方法，还包括进行平坦化工艺以将该层间或多个栅极介电层的侧壁相对于垂直于该层间介电质的一平坦化表面的方向成一角度延14.如权利要求11所述的半导体装置的制造方法，其中进行该蚀刻工艺以移除该第一15.如权利要求11所述的半导体装置的制造方法，其中该一或多个栅极介电层和该一16.如权利要求11所述的半导体装置的制造方法，其中该等离子体处理使该第一间隔物的该部分的材料组成从一第一材料组成改变为一沿着该第一间隔物的一第一侧壁形成一第二介电层，其对该第一间隔物进行处理以形成该第一间隔物的处理部分，其中该形成一栅极电极，其中该第一间隔物的该未处理部分介于该栅极电极18.如权利要求17所述的半导体装置的制造方法，其中该处理包括使用氧气和惰性气19.如权利要求17所述的半导体装置的制造方法，其中在该基底的一第一高度之上的该第一间隔物的该处理部分的一第一厚度小于在该基底的一第二高度之上的该第一间隔复数个间隔物，环绕该栅极结构，其中该些间隔物的一4该一或多个栅极介电层的该第一间隔物的一第一侧壁在该第一位置和该第二位置之间以22.如权利要求21所述的半导体装置，其中接触该第一间隔物的该一或多个栅极介电23.如权利要求21所述的半导体装置，其中该第一间隔物的一第二侧壁在垂直于该基24.如权利要求21所述的半导体装置，其中该第一间隔物的厚度根据该第一间隔物在26.如权利要求21所述的半导体装置，其中该第一间隔物包括Si1-x-y-zOxNyCz，其中x为一栅极结构，在该第一源极/漏极区和该第二源极/漏极区之栅极结构包括一栅极介电层和在该栅极介电层上方的一或多个一第二间隔物，在该第一间隔物与该栅极结构相反的一第一侧中，该第一间隔物的一第二侧壁相对于垂直于该基底的一表面的线以大于或等于3度的角30.如权利要求29所述的半导体装置，其中该栅极结构在该剖面图中的一上表面的宽度以0％至30％大于该栅极结构在该剖面图中的一下表31.如权利要求29所述的半导体装置，其中该第一间隔物的厚度随着该第一间隔物远32.如权利要求29所述的半导体装置，还包括一介电层介于该第一间隔物和该基底之35.如权利要求29所述的半导体装置，其中该栅极结构在该剖面图中的一上表面的宽度以0nm至6.0nm大于该栅极结构在该剖面图中的一下表5一栅极结构，在该第一源极/漏极区和该第二源极/漏极区之栅极结构包括一栅极介电层和在该栅极介电层上方的一或多个一第一间隔物，在该栅极结构的一侧壁上，该第一间隔一第二间隔物，在该第一间隔物与该栅极结构相反的物面向该第一间隔物的一侧壁具有不同于该第37.如权利要求36所述的半导体装置，其38.如权利要求36所述的半导体装置，其中该第一间隔物的一厚度随着该第一间隔物39.如权利要求38所述的半导体装置，还包括6[0003]半导体产业通过持续缩减最小部件尺寸来持续提升各种电子部件(例如晶体管、中接触一或多个栅极介电层的第一间隔物的第一侧壁在第一位置和第二位置之间以一角7[0008]图1是根据一些实施例的鳍式场效晶体管(finfieldeffecttransistor，一些实施例的鳍式场效晶体管装置制造期间的中间阶[0010]图14是根据一些实施例的在鳍式场效晶体管装置制造期间的一中间阶段中的鳍2～角度。8示的一个(些)元件或部件与另一个(些)元件或部件之间的关系。这些空间相对用语包含使转90度或其他方位)，则本申请实施例所使用的空间相对形容词也将依转向后的方位来解释。层和一或多个栅极电极层来填充栅极腔的剩余部[0045]图1根据一些实施例以三维示意图示出鳍式场效晶体管的范例。鳍式场效晶体管9[0047]在此讨论的一些实施例是在使用栅极后制(gate-last)工艺形成鳍式场效晶体管[0048]图2至19A～B是根据一些实施例的鳍式场效晶体管制造过程的中间阶段的剖面示结尾的附图是沿着示出于图1的相似剖面B-B所示出，除了多个鳍片/鳍式场效晶体管。图体基底是形成于绝缘体层上的半导体材料层。绝缘体层可以是例如埋入式氧化物(buried隔开(如分隔物(divider)51所示)，并且可以在区域50B与区域50C之间设置任何数量的装可以通过在基底50中蚀刻沟槽以在基底50中形成鳍片52。蚀刻可以是任何合适的蚀刻工通过高密度等离子体化学气相沉积(highdensityplasmachemicalvapordeposition，蚀刻或应用材料公司(AppliedMaterials)SICONI设备或稀释的氢氟酸(dilute50C中进行n型杂质布植，并且光阻可以作为遮罩以大致上防止n型杂质被布植到区域50B(例如NMOS区)中。n型杂质可以是磷、砷或类似的杂质，布植到区域中的浓度等于或小于[0058]在区域50C的布植之后，在区域50C中的鳍片58和浅沟槽隔离区56上方形成光p型杂质布植，并且光阻可以作为遮罩以大致上防止p型杂质被布植到区域50C(例如PMOS一些实施例中，可以在成长期间原位(insitu)掺杂外延鳍片的成长材料，其可以免除布以选自包含多晶硅(polycrystalline-silicon，polysilicon)、多晶硅锗(poly-并且可以在区域50B和区域50C中形成单独的遮[0062]图第8A和8B中，可以使用合适的微影和蚀刻技术将遮罩层64图案化以形成遮罩[0064]在形成栅极密封间隔物80之后，可以进行用于轻掺杂源极/漏极(lightlydoped型杂质，且p型杂质可以是先前讨论的任何p型杂质。轻掺杂的源极/漏极区可以具有约间隔物86。栅极间隔物86的形成可以通过保形地(conformally)沉积材料并随后非等向性[0066]在图10A～10D中，在鳍片58中形成外延源极/漏极区82。在鳍片58中形成外延源[0067]区域50B(例如NMOS区)中的外延源极/漏极区82的形成可以通过遮蔽区域50C(例凹槽中外延成长区域50B中的外延源极/漏极区82。外延源极/漏极区82可以包含任何合适以具有从鳍片58的相应表面凸起的表面并[0068]区域50C(例如PMOS区)中的外延源极/漏极区82的形成可以通过遮蔽区域50B(例凹槽中外延成长区域50C中的外延源极/漏极区82。外延源极/漏极区82可以包含任何合适82还可以具有从鳍片58的相应表面凸起的表面并且可以[0069]可以使用掺质布植外延源极/漏极区82及/或鳍片58以形成源极/漏极区，类似于可以在约1019cm-3至约1021cm-3。用于源极/漏极区的n型及/或p型杂质可以是先前讨论的任硅玻璃(Boron-DopedPhospho-SilicateGlass，BPSG)、未掺杂的硅玻璃(undoped通过任何合适的工艺形成的其他绝缘或半导体材料。在一些实施例中，接触蚀刻停止层使用反应气体的干式蚀刻工艺，反应气体选择性地蚀刻虚设栅极72而不蚀刻层间介电质较于外延源极/漏极区82的顶表面，鳍片58的顶表面的高度H2可以为约-15纳米至约+15纳80的底部可以仅沿着栅极密封间隔物80的面向栅极腔90的表面稍微改变。在一些实施例距离位于栅极密封间隔物80的顶部，而最小穿透距离位于栅极腔90内(例如在栅极密封间前，栅极密封间隔物80可以包含Si1-x-y-zOxNyCz，其中x为约45%±15y约为15%±15%,处理55改变栅极密封间隔物80的材料组成的改变部分中，改变部分可以包含Si1-x-y-15且z为约10%±10并且可以与处理55之前的栅极密封间隔物80的材料组成相同。在处理55之前，栅极间隔物可以包含Si1-x-y-zOxNyCz，其中x为约45%±15y为约15%±为约45%±15y为约15%±15且z为10%±10并且材料组成可以相同。干式蚀刻工艺)同时移除栅极腔90露出的虚设介电层60的一部分和栅极密封间隔物80的经栅极间隔物86或栅极密封间隔物80的未处理的部处理55以及随后的栅极密封间隔物80的经处理部分的移除可以使栅极腔90的顶部开口的极腔)90中保形地沉积栅极介电层92，例如在鳍片58的顶表面和侧壁上以及在栅极密封间合的硅酸盐。栅极介电层92的形成方法可以包含分子束沉积(Molecular-Beam[0085]多个栅极电极94分别沉积于多个栅极介电层92上方，并填充凹槽90的剩余部2与θ1大致相同(如前结合图14的讨论)。沿着最接近鳍片58的栅构的底表面的栅极结构的栅极长度L5可以与栅极腔90的长度L1(示出于图13B)大致上相同。举例来说，沿着栅极结构的底表面的栅极结构的栅极长度L5可以是约4纳米至约24纳[0089]在一些实施例中，加宽栅极腔90的顶部开口可以允许栅极介电层92及/或栅极电或可以改善鳍式场效晶体管装置的效能。在一些实施例中，栅极结构的电阻可以降低约腔中沉积一或多个栅极调整层和一或多个栅极电极层来填充栅极腔的剩余部金属部分中产生一或多个孔隙及/或接缝。栅极结构包含孔隙或接缝可能会经历降低的效刻第一间隔物的具有第二材料组成的部分，以移除第一间隔物的具有第二材料组成的部在这些源极/漏极区之间的基底上方的栅极结构，其中栅极结构包含一或多个栅极介电层