CN111796764B 存储器设备及其操作方法 （三星电子株式会社）

US2001011326A1,2001.0KR20090036396A,2009包括第一存储器区域和第二存储器区域的存储取第一数据并将读取的第一数据存储在数据缓从第二存储器区域读取的第二数据执行第一XOR据和第一结果数据执行第二XOR运算以生成第二数据，将生成的第二数据存储在数据缓冲器块2对从数据缓冲器块提供的第一数据和从第二存储器区域读取的第二数据执行第一异将存储在数据缓冲器块中的第一数据写入第二存对从第一存储器区域、数据缓冲器块或第二存储器区域获取的第将存储在数据缓冲器块中的生成的第二数据写入第一存读取的第一数据被存储在数据缓冲器块的第一数据缓冲器中，并且将传送到第二数据缓冲器的第一数据写入第二存7.根据权利要求1所述的方法，其中将存储在数据缓冲器块中的第一数据写入第二存当第一结果数据指示数据缓冲器块的第一数据与第二存储器区域的第二数据相同时，当第一结果数据指示数据缓冲器块的第一数据与第二存储器区域的第二数据不同时，3[0002]本申请要求于2019年4月5日向韩国知识产权局提交的韩国专利申请第10_2019_[0006]本公开的实施例提供了能够在不使用存储器控制器的情况下交换存储器设备内4XOR门，其对数据比较写电路的第一结果数据和来自读电路的第一数据执行第二XOR运算，制写电路将存储在第一缓冲器中的第一数据或第一数据的纠错版本写入由第二地址标识[0019]图6示出用于在图1的存储器设备内交换数据的所述存储器设备的另一示例性框[0020]图7示出用于在图1的存储器设备内交换数据的所述存储器设备的另一示例性框5[0023]图10A至图10D示出图7的存储器设备基于图9的命令和地址来交换数据的操作的[0025]图12示出提供给图7的存储器设备以用于存储在不同的存储体中的数据的交换的[0032]存储器控制器10可以控制存储器设备100的操作。存储器控制器10可以出于控制[0033]存储器设备100包括存储器单元阵列110。存储器单元阵列110可以包括一个或多[0035]存储器设备100可以包括相变随机存取存储器(phase_changerandomaccess存储器，或诸如只读存储器(readonlymemory，ROM)、可编程ROM(programmableROM，PROM)、电可编程ROM(electricallyprogrammableROM，EPROM)、电可擦可编程ROM[0036]根据本公开的示例性实施例，存储器控制器10可以出于交换存储在存储器设备6[0037]例如，为了数据交换，存储器控制器10可以提供一个交换命令SWAP和两个地址储在第一存储器区域MA1中的第一数据DATA1与存储在第二存储器区域MA2中的第二数据在不使用单独的交换命令SWAP的情况下将存储在第一存储器区域MA1中的第一数据DATA1与存储在第二存储器区域MA2中的第二数据D造成的存储器设备100与存储器控制器10之间的[0041]存储器单元阵列210可以包括一个或多个存储体，存储体中的每一个包括用于存[0042]行解码器220通过字线WL连接到存储器单元阵列210。行解码器220可以接收地址线中的每一个施加非选择(non_selection)电压或非选[0043]读电路230通过位线BL连接到存储器单元阵列210。读电路230可以将电压或电流的电压或电流以从选择的存储器单元读取数据。写电路240可以对选择的存储器单元执行[0045]数据缓冲器块250可以存储通过读电路230从存储器单元阵列210读取的数据以及7在数据缓冲器和存储器单元阵列210的存储体当中的对应存储体[0048]可以通过读电路230和写电路240在交换缓冲器块260和存储器单元阵列210之间据提供给存储器单元阵列210的不同于所述某[0049]也就是说，数据缓冲器块250可以用于将从外部设备输入的数据提供给存储器单260可以用于交换存储在存储器单元阵列2200将存储在存储器单元阵列210的第一存储器区域中的第一数据与存储在存储器单元阵8[0060]数据缓冲器块250可以包括第一数据缓冲器251。第一数据缓冲器251可以对应于[0061]为了将存储在第一存储器区域MA1中的第一数据DATA1与存储在第二存储器区域MA2中的第二数据DATA2交换，可以通过读电路230读取第一存储器区域MA1的第一数据[0062]然后，可以通过写电路240将存储在第一数据缓冲器251中的第一数据DATA1写入[0064]数据缓冲器块250可以包括第一数据缓冲器251和第二数据缓冲器252。第一数据缓冲器251可以对应于第一存储体211，并且第二数据缓冲器252可以对应于第二存储体[0065]为了将存储在第一存储器区域MA1中的第一数据DATA1与存储在第二存储器区域MA2中的第二数据DATA2交换，可以通过读电路230读取第一存储器区域MA1的第一数据第一数据DATA1可以被存储在与第一存储体211相对应的第一数据缓冲器251中。可以通过[0066]然后，可以通过写电路240将存储在第一数据缓冲器251中的第一数据DATA1写入到第二数据缓冲器252，并且可以将第一数据DATA1从第二数据缓冲器252提供给写电路[0067]可以通过写电路240将存储在第二交换缓冲器262中的第二数据DATA2写入第一存9[0068]如上所述，根据本公开的示例性实施例的存储器设备200可以通过使用数据缓冲存储器设备200与存储器控制器10之间[0070]数据比较写电路360可以包括DCW寄存器361。DCW寄存器361可以是存储数据的缓和从存储器单元阵列310读取的数据。详细地，数据比较写电路360可以通过异或要存储新的写数据的地址ADDR提供给存储器设备300。新的写数据可以存储在数据缓冲器比较结果(例如，通过对新的写数据和从存储器区域读取的数据执行XOR运算而获得的数设备300可以通过数据比较写电路360以低功[0072]当提供交换命令SWAP以交换存储在存储器单元阵列310中的第一数据和第二数据路330存储在数据比较写电路360的DCW寄存器361中。写电路340可以用存储在数据缓冲器[0073]如上所述，存储器设备300可以在没有图2的单独的交换缓冲器块260的情况下通[0074]在图6中给出了将DCW寄存器361包括在数据比较写电路360中并且将存储器单元存储器单元阵列310的数据可以被存储在存在于数据比较写电路360内并提供缓冲功能的[0075]如上所述，存储器设备300可以通过使用提供有效写操作的现有数据比较写电路[0077]数据比较写电路450可以接收通过读电路430从存储器单元阵列410读取的数据。数据比较写电路450可以从数据缓冲器块480接收数据。数据比较写电路450可以比较存储电路450可以以位为单位比较数据。例如，数据比较写电路450可以执行XOR运算以比较数据和存储在数据缓冲器块480中的数据相同时，写电路440可以基于使能信号EN而不操作。于数据比较写电路450的比较结果以低功率将数据缓冲器块480的数据写入存储器单元阵[0080]XOR门460可以对从数据比较写电路450输出的数据和从读电路430输出的数据执[0081]选择电路470可以将从XOR门460输出的数据和从读电路430输出的数据之一输出到数据缓冲器块480。选择电路470可以基于来自控制逻辑490的控制信号来选择要输出到[0084]在图7中示出了XOR门460接收从数据比较写电路450输出的数据和从读电路430输400将存储在存储器单元阵列410的第一存储器区域中的第一数据与存储在存储器单元阵列410的第二存储器区域中的第二数据交[0088]在操作S402中，存储器设备400可以对从数据缓冲器提供的第一数据和从第二存[0089]在操作S403中，存储器设备400可以将存储在数据缓冲器中的第一数据写入第二对从数据比较写电路450输出的XOR运算的结果和第一数据执行的XOR运算的结果可以与第[0092]在操作S406中，存储器设备400可以将存储在数据缓冲器中的第二数据写入第一域中的第一数据与存储在数据缓冲器中的第二数据进行比较。写电路440可以基于比较结[0093]图9示出提供给图7的存储器设备以用于数据交换的命令和地址的示例。图10A至图9至图10D描述图7的存储器设备交换存储在一个存储体中的数据的操作。可以出于交换存储在第一存储体411中的第一数据DATA1和第二数据DATA2的目的而从存储器控制器提供一存储器区域MA1读取第一数据DATA1。由此读取的第一数据DATA1可以被输出到选择电路[0095]参考图9和图10B，在提供了激活命令ACT并且经过了延迟时间tRCD之后，也就是以对从第一数据缓冲器481提供的第一数据DATA1和从第二存储器区域MA2读取的第二数据写电路440可以基于第一运算结果ORD1将第一数据DATA1写入第二存储器区以响应于激活命令ACT来控制选择电路470，使得从读电路430输出的数据被存储在数据缓可以对从第一存储器区域MA1读取的第一数据DATA1和从第一数据缓冲器481提供的第二数据DATA2执行XOR运算，并且可以存储第二运算结果ORD2作为XOR运算的结果(⑥)。写电路[0100]参考图9和图11，可以出于交换存储在第一存储体411中的第一数据DATA1和存储在第二存储体412中的第二数据DATA2的目的，从存储器控制器提供图9的命令CMD和地址的第一存储器区域MA1。响应于激活命令ACT和地址A1，读电路430可以从第一存储器区域MA1读取第一数据DATA1。由此读取的第一数据DATA1可以被存储在第一数据缓冲器481中写命令WC1和地址A2，数据比较写电路450可以对从第一数据缓冲器481提供的第一数据ORD作为XOR运算的结果(②)。写电路440可以将存储在第一数据缓冲器481中的第一数据以提供交换激活命令SACT和地址A3。地址A3可以指示第二存储体412的第二存储器区域据DATA2可以被存储在与第二存储体412相对应的第响应于写命令WC2和地址A4，写电路440可以将存储在第二数据缓冲器482中的第二数据[0106]如上所述，存储器设备400可以响应于激活命令ACT、写命令WC和交换激活命令[0108]图12示出命令和地址被提供给图7的存储器设备以用于存储在不同存储体中的数据的交换的示例。图13示出图7的存储器设备基于图12的命令和地址来交换数据的操作的第二存储体412中的第二数据DATA2交换的目的，从存储器控制器提供图12的命令CMD和地此读取的第二数据DATA2可以通过选择电路470存到第一数据缓冲器481，并且可以将第二数据DATA2从第一数据缓冲器481提供给写电路DATA1和第二数据DATA2获得的比较结果来写入第二数到第二数据缓冲器482，并且可以将第一数据DATA1从第二数据缓冲器482提供给写电路440。在示例性实施例中，如参考图7所描述的，可以基于关于第一数据DATA1和第二数据DATA2获得的数据比较写电路450的比较结果来写入存储器设备400可以通过使用激活命令ACT和交换激活命令SACT来交换数据。在这种情况较写电路450和XOR门460生成的数据的情况下交换数据。根据参考图12和图13描述的数据[0115]如上所述，根据本公开的示例性实施例的存储器设备400可以通过使用数据比较这种情况下，可以将要交换的数据理解为在要交换的数据被存储在数据缓冲器块480中之[0118]存储器设备500可以将存储在第一存储器区域MA1中的第一数据DATA1与存储在第[0119]在被写入存储器单元阵列510之前，存储在数据缓冲器块520中的第一数据DATA1和第二数据DATA2可以被提供给错误检测电路530。错误检测电路530可以检测第一数据[0120]当检测到错误时，存储器设备500可以向存储器控制器20提供错误检测信号数据ECDAT写入存储器单元阵列510。例如，当从存储在第一存储器区域MA1中的第一数据[0122]在图14中示出了在数据交换过程中存储器设备500检测到数据的错误并从存储器[0124]存储器设备600可以将存储在第一存储器区域MA1中的第一数据DATA1与存储在第可以将经纠错的第一数据存储在数据缓冲器块620中，并且可以将经纠错的第二数据存储[0128]图15中示出在数据交换过程中存储器设备600检测到数据的错误并从存储器控制[0132]存储器控制器4200可以在处理器4100的控制下允许主存储器4300执行写操作或[0133]在实施例中，存储器控制器4200可以包括参考图1至图15描述的存储器控制器10[0134]主存储器4300可以从存储器控制器4200接收地址ADDR和命令CMD。主存储器4300态RAM(SRAM)、动态RAM(DRAM)或同步DRAM(SDRAM)，或非易失性存储器，诸如只读存储器[0135]在实施例中，主存储器4300可以包括参考图1至图15描述的存储器设备100至600开销。控制器总线架构(advancedmicrocontrollerbusarchite[0140]根据本公开的存储器设备可以在不使用存储器控制器的情况下交换存储在一个的方面可以通过存储在非暂时性存储介质内并由处理器执行的指