电子科学及其技术与导论9

第八章集成电路科学与工程“十二五”普通高等教育本科国家级规划教材《电子信息科学与技术导论》第三版

“集成电路科学与工程”是以集成电路为对象，研究从半导体材料、器件，到芯片设计和制造工艺，再到封装、测试和系统应用的交叉学科。它涉及物理、化学、数学、材料、电子科学与技术、光学工程、机械工程、自动化等多个学科领域。集成电路关系到信息产业、电子工业、航天工业、机械工业、自动化、国防工业等国民经济各部门。一个国家集成电路的生产能力反映了这个国家的科学技术和基础工业水平，并成为一个国家科学技术发展水平的重要标志之一。“集成电路科学与工程”是新设置的一级交叉学科，它与“电子科学与技术”下的“微电子与固体电子学”和“电路与系统”等二级学科关联性强，也关系“微电子科学与工程”、“集成电路设计与集成系统”等大学本科专业。本章以集成电路为主线，着重介绍集成电路科学与工程的基础知识、主要概念及制造工艺，目的是使“信息类专业”的学生对该领域有一个基本了解。

前言

第八章集成电路科学与工程8.1集成电路发展历程8.2集成电路的分类8.3集成电路材料8.4集成电路元器件8.5集成电路基本制造工艺8.6集成电路封装与测试8.7集成电路设计8.8集成电路技术发展趋势8.9集成电路产业的战略地位IntegratedCircuit，缩写IC集成电路芯片显微照片集成电路是什么？8.1集成电路发展历程IC是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。（续）器件线径己接近物理极限！各种封装好的集成电路（续）

集成电路的生产加工工艺涉及精密机械、光学、化学等领域，集成电路技术的广泛渗透和延拓，已使集成电路科学与工程成为了一个由基础学科与应用学科等多学科支撑的交叉学科。

集成电路的生产装备水平是一个国家科学技术水平的综合体现；集成电路既是一个国家工业信息化大厦顶尖上的一颗宝石，又是这一大厦的基石。集成电路的设计与制造流程框架（续）集成电路的出现，已使电子设备整机与电路元件器件之间的原有界限被打跛，可将器件、电路和整机系统制作在一小块硅片上，称之为片上系统，形成了固体物理、器件工艺与电子学三者交叉的综合性技术学科。138.1.1集成电路发展历程1，晶体管的发明1946年1月：Bell实验室正式成立半导体研究小组,W.Schokley（肖克莱）、J.Bardeen（巴丁）、W.H.Brattain（布拉顿）、Bardeen提出了表面态理论，Schokley给出了实现放大器的基本设想，Brattain设计了实验。1947年12月23日：第一次观测到了具有放大作用的晶体管（Ge晶体管，100倍放大）；1947-1948年：世界上第一只晶体三极管面世。1951年：1948年肖克莱提出了更稳定的结型晶体管设想，1951年成功研制出结型晶体管；半导体晶体管的发明是微电子技术发展中第一个里程碑，它使电子技术从真空转为固体，从而电子设备进入小型化、轻量化和省能源化．迅速取代了电子管成为主流器件。半导体晶体管的发明开创了世界电子科技的新时代。1956年分享了诺贝尔物理学奖。131947年12月23日第一个晶体管NPNGe晶体管

W.SchokleyJ.BardeenW.Brattain（续）13晶体管发明后不到5年，英国皇家雷达公司的达默(GWADummer)首先提出了集成电路的概念。1952年5月，他提出在一块固体块上的无连线的电子设备即将诞生。这种固体块可以由绝缘体、导体和具有整在流和放大作用的半导体结构组成。1958年:由美国得克萨斯仪器公司的工程师基尔比(CKilby)把达默的猜想变成了现实，用Ge制造出了世界上第一块固体电路块——集成电路。1959年：在基尔比发明的集成电路基础上（间隔数月），1959年1月，仙童公司的罗伯特·诺伊斯RobertNoyce研制出世界上第一块基于硅（Si）的单片集成电路，与Kilby的IC有外部线连接且无法量产不同，Noyce的单片IC芯片将所有元件放在一个硅芯片上用铜线连接；同年，德克萨斯仪器公司宣布建成世界上第一条集成电路生产线。2，从晶体管到集成电路（续）1966年:基尔比、诺依斯被富兰克林学会同时授予美国科技人员的最高奖：巴兰丁奖章。131958年第一块集成电路：TI公司的Kilby，12个器件，Ge晶片（续）1960年：美国无线电（RCA）公司的卡尔.扎宁格（KarlZaininger）和查尔斯.穆勒（CharlesMueller）研制了第一个MOS晶体管。1962年：美国无线电（RCA）公司的弗雷德.海曼（FredHeiman）和史蒂文.霍夫施泰因（StevenHofstein）采用实验性的16个晶体管集成一个MOS器件，这是全球真正意义上的第一个集成电路正式商品。1963年：F.M.Wanlass和C.T.Sah发明了CMOS技术，为集成电路产业的发展奠定了坚实的基础。1965年：Intel公司戈登.摩尔提出摩尔定律，预测晶体管集成度将会每18个月增加1倍。1966年：美国RCA公司研制出CMOS集成电路，并研制出第一块门阵列（50门）器件，为大规模集成电路发展奠定了坚实基础，具有里程碑意义。1967年：Kahng、S.Sze（施敏）发明了非挥发存储器；为微型计算机的发明奠定了坚实的基础。（续）1971年：Intel推出1kb动态随机存储器（DRAM），标志着大规模集成电路出现；同年，全球第一个微处理器4004由Intel公司推出，这是一个里程碑式的发明。1972年：Intel推出8008微处理器，其性能是4004的两倍。1974年：英特尔公司推出了8080处理器，其性能是8008的10倍；Zilog公司推出的Z80微处理器比Intel8080功能更为强大，而且直到今天这款处理器仍然被尊为经典；RCA公司推出第一个CMOS微处理器1802。1978年：64kb动态随机存储器诞生，不足0.5平方厘米的硅片上,成了14万个晶体管，标志着超大规模集成电路（VLSI）时代的来临。1979年：在8086推出不久，Intel发布了其变化版本8088，之后，IBM基于8088微处理器推出全球第一台PC。3，微处理器的发展（续）1982年：英特尔推出80286微处理器，16位字长，具有6MHz、8MHz、10MHz、12.5MHz四个主频的产品。1985年：80386微处理器问世，主频20MHz。1988年：16MDRAM问世，1平方厘米大小的硅片上集成有3500万个晶体管，标志着进入超大规模集成电路（VLSI）阶段。1989年：80486微处理器推出，主频25MHz、采用1μm工艺；后来采用0.8μm工艺研制出50MHz80486芯片。1993年：英特尔66MHz奔腾处理器（俗称586）推出，采用0.6μm工艺，核心由320万个晶体管组成。1995年：英特尔先后推出Pentium120MHz处理器、集成320万个晶体管；

Pentium150MHz、Pentium166MHz、Pentium180MHz、Pentium200MHz四款

处理器，核心由550万个晶体管组成；采用了0.60微米/0.35两种工艺技术。1997年：300MHz奔腾Ⅱ问世，采用0.25μm工艺。（续）1999年：奔腾Ⅲ问世，450MHz，采用0.25μm工艺，后采用0.18μm工艺。1999年：胡正明教授开发出了鳍式场效晶体管(FinFET)技术，他被誉为是3D晶体

管之父，现在7nm芯片使用的就是FinFET设计。2000年：1GbRAM投放市场；奔腾4问世，1.5GHz，采用0.18μm工艺。2003年：奔腾4E系列推出，采用90nm工艺。2005年：英特尔公司继使用长达12年之久的“奔腾”的处理器之后推出intel

酷睿2系列，采用65nm工艺；酷睿2：英文Core2Duo，是英特尔推出的新

一代基于Core微架构的产品体系统称，英特尔酷睿2双核处理器有两个处

理内核（或称计算“大脑”）。2007年：基于全新45纳米High-K工艺的intel酷睿2E7/E8/E9上市。2009年：intel酷睿i系列全新推出，创纪录采用了领先的32纳米工艺，酷睿i是

民用系列，i3为双核四线程，i5为四核四线程，i7为四核八线程。（续）1，摩尔定律8.1.2集成电路技术发展规律集成电路自发明五十多年来，集成电路芯片的集成度每3年提高4倍，而加工特征尺寸缩小

倍。这是由Intel公司创始人之一GordonE.Moore博士1965年总结的集成电路的发展规律，被称之为摩尔定律。制程进化速度的最优值显然是会随着市场和技术条件而改变，而摩尔在五十年前观察到的“每两年特征尺寸减半”的经验性最优值也并非物理定律,不可能永远有效。摩尔定律需要有人来维护和修正。这个维护的人就是ITRS,全称InternationalTemplarResearchSociety中文是国际圣殿骑士研究协会，各大半导体制造厂商（比如Intel，TSMC，Samsung等）发展的规划是经由ITRS讨论后决定的。在摩尔定律提出至今，制程进化的速度已经被修正了两次。最早摩尔1965年在ElectronicsMagazine上提出的速度是每年晶体管数量翻倍，到了1975年摩尔本人在IEDM（国际电子器件大会）上修正为每两年晶体管数量翻倍。之后每两年翻倍的发展速度维持到大约2013年，之后ITRS将未来蓝图修正为每三年晶体管数量翻倍。（续）（1）特征尺寸越来越小；（2）芯片尺寸越来越大；（3）单片上的晶体管数越来越多；（4）时钟速度越来越快；（5）电源电压越来越低；（6）布线层数越来越多；（7）输入/输出(I/O)引脚越来越多。2，集成电路的发展特点：

集成电路技术的发展主线主要体现在设计线宽的不断缩小上。集成电路的特征线宽从1971年的10µm、1985年的1µm、1993年的0.8µm，逐渐缩小到0.35µm、0.25µm、0.18µm、0.13µm、90nm、65nm、45nm、32nm、22nm、14nm、10nm，一直延伸到7nm、3nm、2nm,到今天1nm。

由于10nm以后特征尺寸的线条宽度逼近加工极限，在7nm以下的工艺节点上的特征尺寸不是最细加工线条宽度，而是采用3D结构、立体栅结构、叠层栅结构、3D封装及新结构新材料等措施，以单位面积所含晶体管数折算出来的等效特征尺寸。芯片名称发布时间集成的晶体管数特征线宽40041971225010µm80081972250010µm8080197450006µm80861978290003µm802861982120,0001.5µm803861985275,0001µm80486DX处理器19891180,000Intel1µmPentium处理器19933100,000Intel0.8µmPentimuPro1995550万0.35µmPentiumII处理器19977500,0000.25µmPentiumIII处理器199924,000,000Intel0.18µmPentium4处理器200042,000,000Intel0.18µm铝互连NorthwoodP4处理器200155,000,000Intel0.13µm铜互连PrescottP4处理器20041亿2500万Intel90nmPreslerPEE955处理器20063亿7600万Intel65nmCore2系列处理器2008双核4.1亿Intel45nmSandyBridge微架构处理器201011.6亿/216mm²Intel32nmIvyBridge处理器201214.8亿/159.8mm²Intel22nmBroadwell-Y处理器201513亿/82mm²Intel14nmA11Bionic201743亿/89.23mm²TSMC10nmA12Bionic201869亿/82.24mm²台积电7nmZen2架构Ryzen3000处理器201939亿/74mm²台积电7nmA14Bionic2020118亿/88mm²5nm微处理器及主要特征参数的进展情况（续）8.2集成电路的分类8.2.1按功能分类1，数字集成电路(DigitalIC)：是指处理数字信号的集成电路，即采用二进制方式进行数字

计算和逻辑函数运算的一类集成电路。2，模拟集成电路(AnalogIC)：是指处理模拟信号(连续变化的信号)的集成电路。它包括线

性和非线性两类。线性集成电路又叫做放大集成电路，如运算放大器、电压比较器、跟随

器等；非线性集成电路，如振荡器、定时器等。3，数模混合集成电路(Digital-AnalogIC)：例如数模(D/A)转换器和模数(A/D)转换器等。8.2.2按结构形式与工艺分类1，单片集成电路：是指电路中的有源器件（晶体管）和无源器件（电阻、电容和电感）

都制作在同一块半导体基片上的集成电路。2，混合集成电路包括厚膜集成电路和薄膜集成电路：（1）薄膜集成电路。它是采用溅射或真空镀膜的方法在陶瓷或微晶玻璃的基片上，依次淀积多层相互重迭的膜而构成各种无源元件，二极管和晶体管通常是选用硅平面管的管芯、粘在基片上，再和其它无源元件连接起来构成整个电路，膜层厚度小于1微米。（2）厚膜集成电路。它是利用丝网印刷技术，使印浆通过丝网印刷在陶瓷或微晶玻璃的基片上，形成所需要的电路图案，经烘干后制得各种无源元件，二极管和晶体管也用硅平面管的管芯，把各元器件连接起来构成厚膜电路，膜层厚度一般为7～40微米。1,双极集成电路：主要由双极晶体管构成NPN型双极集成电路PNP型双极集成电路8.2.3、器件结构类型分类NPN型双极晶体管PNP型双极晶体管N、P指半导体类型：N型半导体中自由电子和“正离子”（失去一个电子）多，P型半导体中空穴和“负离子”（获得一个电子）多。这是半导体物理学中要学习的原理。2,MOS集成电路：主要由MOS晶体管构成NMOSPMOSCMOS(互补MOS)

MOS(Metal-Oxide-Semiconductor)

金属-氧化物-半导体结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC（ComplementaryMOSIntegratedCircuit）。目前使用最最广泛的集成电路是CMOSIC，CMOSIC功耗低、抗干扰能力强。PMOS晶体管NMOS晶体管（续）由双极型门电路和互补金属-氧化物-半导体（CMOS）门电路构成的集成电路。特点是将双极（Bipolar）工艺和CMOS工艺兼容，在同一芯片上以一定的电路形式将双极型电路和CMOS电路集成在一起，兼有高密度、低功耗和高速大驱动能力等特点。高性能BiCMOS电路于20世纪80年代初提出并实现，主要应用在高速静态存储器、高速门阵列以及其他高速数字电路中，还可以制造出性能优良的模／数混合电路，用于系统集成。有人预言，BiCMOS集成电路是继CMOS集成电路形式之后的下一代高速集成电路形式。

（续）3，双极-MOS(BiMOS)集成电路：

同时包括双极和MOS晶体管的集成电路为BiMOS集成电路，综合了双极和MOS器件两者的优点。类别数字集成电路模拟集成电路MOSIC双极ICSSI<102<100<30MSI102

103100

50030

100LSI103

105500

2000100

300VLSI105

107>2000>300ULSI107

109GSI>1098.2.4按集成度分类注：SSI-小规模；MSI-中规模；LSI-大规模；VLSI-超大规模；ULSI-特大规模；GSI-吉规模。按晶体管数目划分的集成电路规模1，全定制集成电路(FullCustomDesignApproach)

全定制集成电路是指按照用户要求，开发设计的专用集成电路。通常可达到性能价格比最优。2，半定制集成电路(Semi-CustomDesignApproach)

半定制集成电路包括门阵列、门海等。对半定制集成电路，设计者在厂家提供的半成品基础上继续完成最终的设计，一般是在成熟的通用母片基础上追加某些互连线或某些专用电路的互连线掩膜，因此设计周期短。门阵列母片门海母片结构中的规则布线8.2.5按应用和实现方法分类3，定制集成电路(CustomDesignApproach)

（1）标准单元法：将电路设计中可能经常用到的基本逻辑单元的版图按照最佳设计原则，遵照一定外形尺寸要求，设计好并存入单元库中，需要时调用、拼接、布线。这类集成电路的优点是具有较高的芯片利用率，适用于中批量或者小批量但是性能要求较高的芯片设计。

（2）积木块法：它以成熟的产品为单元，将整个芯片划分为若干功能模块，规定好各模块之间的接口，分别设计各模块，然后将它们“拼接”起来。该方法的优点是有较大的设计自由度，可以在版图和性能上得到最佳的优化。积木块法版图结构标准单元法的版图布置（续）4，可编程逻辑器件可编程逻辑器件（PLD－－ProgrammableLogicDevice）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。PLD芯片内的硬件资源和连线资源是由制造厂生产好的，设计者不用到半导体加工厂，可以借助功能强大的设计自动化软件和编程器，自行在实验室、研究室，甚至车间等生产现场进行设计和编程，完成集成电路的设计，十分方便，而且可多次修改自己的设计，且不需更换器件和硬件。

器件为什么能够编程？了解大规模可编程逻辑器件的结构及工作原理；怎样对器件编程？熟悉一种EDA软件的使用方法（工具）掌握一种硬件描述语言（方法），以设计软件的方式来设计硬件（重点）（续）8.3集成电路材料8.3.1集成电路材料

1，集成电路材料分类：按导电能力可以分为导体、半导体和绝缘体三类。集成电路要应用到所有三类材料。二氧化硅（SiO2）、氮氧化硅（SiON）、氮化硅（Si3N4）等绝缘体硅（Si）、锗（Ge）、砷化镓（GaAs）、磷化铟（GaP）、氮化镓（GaN）等半导体铝（Al）、金（Au）、钨（W）、铜（Cu）等金属，镍铬（NiCr）等合金；重掺杂的多晶硅导体电导率（S·cm-1）材料分类2，导体（铝、金、钨、铜等金属）在集成电路工艺中的应用（1）构成低值电阻；（2）构成电容元件的极板；（3）构成电感元件的绕线；（4）构成传输线（微带线和共面波导）的导体结构；（5）与轻掺杂半导体构成肖特基结接触；（6）与重掺杂半导体构成半导体器件的电极的欧姆接触；（7）构成元器件之间的互连；（8）构成与外界焊接用的焊盘。重掺杂的多晶硅电导率接近导体，因此常常被作为导体看待，主要用来构成MOS晶体管的栅极以及元器件之间的短距离互连。（续）3，绝缘体（二氧化硅、氮氧化硅、氮化硅等硅的氧化物和氮化物）在集成电路工艺中的主要功能（1）构成电容的绝缘介质；（2）构成金属-氧化物-半导体器件（MOS）的栅绝缘层；（3）构成元件和互连线之间的横向隔离；（4）构成工艺层面之间的垂直隔离；（5）构成防止表面机械损伤和化学污染的钝化层。（续）5，三代典型的半导体材料（1）半导体的导电能力随所含的微量杂质而发生显著变化。（2）半导体材料须十分纯净。

一般材料纯度在99.9％已认为很高了，有0.1％的杂质不会影响物质的性质。而半导体材料不同，纯净的硅在室温下：

＝21400Ω·cm,如果在硅中掺入杂质

磷原子，使硅的纯度仍保持为99.9999％。则其电阻率变为：

＝0.2Ω·cm。

利用这一性质通过掺杂质的多少来控制硅的导电能力，改变性质，制造器件。（3）半导体的导电能力随光照而发生显著变化。（4）半导体的导电能力随外加电场、磁场的作用而发生变化。半导体材料是集成电路制造中的核心材料，则主要利用半导体掺杂以后形成P型和N型半导体，在导体和绝缘体材料的连接或阻隔下组成各种集成电路的元件—半导体器件。4，半导体材料的特性与应用第一代半导体材料主要以硅、锗半导体材料为主；第二代半导体材料是GaAs(砷化镓)、InP(磷化铟)为代表的化合物半导体材料，主要用于高频高速和光电集成电路；第三代半导体材料中比较成熟的有碳化硅、氮化镓等宽禁带半导体材料。在高功率、耐高压、耐高温等性能方面优势突出。（续）8.3.2石墨烯

石墨烯是世界上最薄、最硬的材料，于2004年问世，发现石墨烯的英国曼彻斯特大学的Geim教授和Novoselov（诺沃肖洛夫教授）凭着这一重大发现而于2010年获得诺贝尔物理学奖！厚度薄。石墨烯是二维结构材料，一个原子层厚。强度高。是钢的200倍，可用作超轻型飞机材料，超坚韧防弹衣。速度快。电子在石墨烯中的传输速度是硅中的100倍。用途广。芯片互联时石墨烯性能优于铜，可用于高速计算机、灵敏传感器和透明电极材料，是替代硅的候选材料之一。二维六边形结构强度极高的石墨烯2008年4月，英国科学家宣布他们用石墨烯制造出一种只有1个原子厚、10个原子宽的超微型晶体管。2008年5月，斯坦福大学制备出宽度小于10纳米的石墨烯纳米带，以此为基础研制出第一个室温运行的石墨烯场效应晶体管。2009年美国佐治亚州技术研究所报告，线宽18纳米石墨烯纳米带用于互联性能优于铜。

2010年6月，美国莱斯大学采用石墨烯半导体量子点能实现单分子传感器。2010年9月，加州洛杉矶分校研制出截止频率达到300GHz石墨烯场效应晶体管。2011年6月，IBM研究者宣布在创建无线器件模块方面实现一个里程碑——研制出第一个晶圆级石墨烯集成电路。

我国中电13所石墨烯团队自2009年开展石墨烯材料和射频器件研究。先后实现了国内首个3英寸和4英寸碳化硅外延石墨烯材料，材料室温载流子迁移率达到4,300cm2/V·s。针对二维石墨烯材料易受损伤和污染的特性，自主研发了预沉积保护层的低损伤、自对准工艺。（续）2013年，中电13所实现国际最高振荡频率石墨烯晶体管(Carbon,75,2014)，并已申请美国发明专利(PZT/CN2013078836)。2015年，13所石墨烯材料和器件工艺继续提升，石墨烯场效应晶体管截止频率fT达到407GHz，为SiC衬底上外延石墨烯晶体管的国际最高水平。2016年7月，中国电科13所研制出国际首只石墨烯低噪声放大器单片集成电路。在石墨烯射频领域引起强烈震撼。该电路工作于Ku波段，中心频率14.3GHz，最大增益为3.4dB，最小噪声系数为6.2dB。石墨烯将取代硅，为世界电子科技开创一个崭新的时代！石墨烯材料如果取代硅，有望让计算机处理器的运行速度快数百倍；石墨烯有望引发触摸屏和显示器产品的革命，制造出可折叠、伸缩的显示器件；石墨烯强度超出钢铁数十倍，有望被用于制造超轻型飞机材料、超坚韧的防弹衣等。（续）8.4.1无源器件1，集成电阻a）多晶硅电阻b）掺杂半导体电阻c）阱电阻阱电阻有N阱或P阱电阻两种。阱电阻的阻值大但精度差。d）合金电阻常用的合金材料有：钽（Ta）、镍铬（Ni-Cr）、氧化锌（SnO2）和铬硅氧（CrSiO）。8.4集成电路元器件e）除了薄层集成电阻外，工作在特定偏置条件下并作适当连接的晶体管表现出电阻特性，可用作电路中的电阻元件，并称之为有源电阻。几种MOS有源电阻的连接形式（续）在集成电路中，有多种电容结构：1）金属-绝缘体-金属（MIM）结构；2）多晶硅/金属-绝缘体-多晶硅结构；3）金属叉指结构4）PN结电容；5）MOS电容。2,集成电容器金属叉指结构电容MIM电容结构（续）在集成电路开始出现以后很长一段时间内，人们一直认为电感是不能集成在芯片上的。因为那时集成电路工作的最高频率在兆赫量级，芯片上金属线的电感效应非常小。现在的情况就不同了，首先，近二十年来集成电路的速度越来越高，射频集成电路（RFIC）已经有了很大的发展，芯片上金属结构的电感效应变得越来越明显。芯片电感的实现成为可能。3,集成电感多匝线圈的实物照片单匝线圈电感版图（续）PN结是微电子器件的基本结构之一，集成电路和半导体器件的大多数特性都是PN结相互作用的结果。如果通过某种方法使半导体中一部分区域为P型，另一部分区域为N型，则在其交界面就形成了PN结。金属与半导体接触时，由于金属费米能级与半导体的费米能级不同，将导致电子从金属流向半导体或者半导体流向金属。从而形成肖特基结接触。1，二极管8.4.2有源器件在半导体晶体中形成两个靠得很近的PN结即可构成双极型晶体管。它们的排列顺序可以是N-P-N或者P-N-P。前者我们称之为NPN晶体管，后者称之为PNP晶体管。三个区域分别称为发射区、基区和集电区，对应引出的电极分别称为发射极E、基极B和集电极C。E-B之间的PN结称为发射结，C-B之间的PN结称为集电结。2，双极型晶体管双极型晶体管的结构示意图（续）MOS是由导体、绝缘体与构成MOS器件衬底的掺杂半导体这三层材料叠在一起组成的。三个区域分别为两边高掺杂的源区、漏区以及中间的MOS电容单元（称为栅区），对应引出的电极分别称为源极S、栅极G和漏极D。即MOS器件的结构主要由两个PN结和一个电容器结构构成。两个PN结是指由漏极与衬底以及源极与衬底构成的结，在结周围由于载流子的扩散、漂移达到动态平衡，而产生了耗尽层。一个电容器结构是指栅极与栅极下面的区域形成一个电容器，是MOS管的核心。3，MOS场效应晶体管两类MOS管的结构示意图（续）4，金属半导体场效应晶体管MESFET利用金属与半导体接触形成的肖特基结代替MOS管中的MOS单元可以构造MESFET器件。MESFET器件一般用GaAs和InP基半导体材料构成。GaAs基MESFET结构示意图（续）包括从晶片开始加工到中间测试之前的所有工序。前工序中包括以下三类工艺：（1）薄膜制备工艺：包括氧化、外延、化学气相淀积、蒸发、溅射等。（2）掺杂工艺：包括离子注入和扩散。（3）图形加工技术：包括制版和光刻。1，前工序包括从中间测试开始到器件完成的所有工序,有中间测试、划片、贴片、焊接、封装、成品测试等。2，后工序8.5集成电路基本制造工艺8.5.1工艺类型简介-—可分成三类：前工序、后工序及辅助工序。（1）超净环境的制备。（2）高纯水、气的制备：IC生产中所用的水必须是去离子、去中性原子团和细菌，绝缘电阻率高达15MΩ·cm以上的电子级纯水；所使用的各种气体也必须是高纯度。（3）材料准备：包括制备单晶、切片、磨片、抛光等工序，制成IC生产所需要的单晶圆片。3，辅助工序4，工艺流程（续）由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻蚀硅片测试和封装用掩膜版重复20-30次集成电路基本加工工艺5，集成电路基本加工工艺（续）8.5.2外延生长

不同的外延工艺可制备不同的材料系统。目前常见的外延技术为化学汽相沉积（CVD：ChemicalVaporDeposition），其种类有常压化学气相淀积（APCVD）、低压化学气相淀积（LPCVD）、等离子体化学气相淀积（PECVD）、光致化学气相淀积（photoCVD）等几种。化学汽相沉积生长:也称汽相外延（VPE：VaporPhaseEpitaxy）,CVD是通过汽体化合物之间的化学反应而形成的一种生长外延层的工艺。通过晶圆表面吸附反应物，在高温下发生反应，生成外延层,吸附沉积的硅原子需要较高的迁移率能够在表面自由移动来形成完整的晶格。一种热壁APCVD系统示意图在集成电路的制作过程中要对硅表面反复进行氧化，制备SiO2薄膜。生长SiO2薄膜的方法有多种，如热氧化、阳极氧化、化学气相淀积等。其中以热氧化和化学气相淀积（CVD）最为常用。热氧化生成SiO2薄膜是将硅片放入高温（1000～1200℃）的氧化炉内，然后通入氧气，在氧化环境中使硅表面发生氧化,生成SiO2薄膜。热氧化分为干氧法和湿氧法两种。8.5.3氧化工艺热氧化示意图

1，热扩散法掺杂利用原子在高温下的扩散运动，使杂质原子从浓度很高的杂质源向硅中扩散并形成一定的分布。热扩散通常分两个步骤进行：预淀积（predeposition，也称预扩散）推进（drivein，也称主扩散）。一种热扩散法掺杂的系统示意图8.5.4掺杂工艺

2，离子注入法掺杂离子注入掺杂也分为两个步骤：离子注入和退火再分布。中等电流离子注入系统示意图

（续）8.5.5刻蚀技术

刻蚀是将图形转移到晶圆上，刻蚀技术包括湿法刻蚀和干法刻蚀。1，湿法刻蚀：是利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀。优点是选择性好、重复性好、生产效率高、设备简单、成本低；缺点是钻蚀严重、对图形的控制性较差。2，干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。包括溅射与离子束铣蚀、等离子刻蚀(PlasmaEtching)、反应离子刻蚀(ReactiveIonEtching，简称为RIE)，其中RIE同时兼有溅射刻蚀各向异性好和等离子刻蚀选择性好的优点。

目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术。

对光刻的基本要求：高分辨率、高灵敏度、精密的套刻对准、大尺寸硅片上的加工、低缺陷。

1，光刻基本步骤：涂光刻胶

曝光

显影与后烘

刻蚀

去除光刻胶。8.5.6光刻工艺脱水、增黏、涂胶、前烘显影、坚膜、固胶等刻蚀过程光刻工艺过程示意图

掩膜功能：在集成电路开始制造之前，需要预先设定好每个工艺的制造过程和先后顺序。每个工艺中都需要掩膜来覆盖暂时不需要加工的位置，需要加工的位置则需要按照一定的图形来加工。版图设计就是将集成电路的布局按照集成电路工艺过程分为多层掩膜版的过程。将这些过程制作成掩膜版的过程就是制版。制版就是要产生一套分层的版图掩膜，为将来将设计的版图转移到晶圆上做准备，掩膜版主要用在光刻工艺过程中。2，掩膜制版（续）

第一代为接触式光刻机。接触式光刻机由于掩模与光刻胶直接接触，易受污染，掩模版和基片容易受到损伤，掩模版寿命短。把母版图形用相机缩小50-100倍，获得一张用来做光刻的光掩模。

第二代为渐进式光刻机。由于掩模版与基片之间有一定间隙，成像质量受到影响，分辨率下降。

第三代为扫描投影式光刻机。美国老牌光学设备厂商PerkinElmerPerkinElmer在1974年推出了划时代的Micralign100，世界首台1：1投影式光刻机。

第四代为步进式扫描投影光刻机。以扫描的方式实现曝光，可以增大曝光面积和曝光效率，通过采用193nm的KrF准分子激光光源，实现光刻过程中掩模和硅片的同步移动，并同时实现将掩模图像缩小投影在硅片上，进行分步重复曝光，将芯片的最小工艺节点推进至18～22nm。

第五代为EUV光刻机。采用波长为13.5nm的激光等离子体光源作为光刻曝光光源。于2019年推出了将产能提高到每小时处理175块晶片的EUV光刻机。将最小工艺节点尺寸推进到14nm、7nm，甚至5nm。3，光刻机的进展（续）4，光刻工艺步骤(a)涂胶(b)前烘(c)曝光(d)显影(e)坚膜(f)腐蚀(g)去胶光刻工艺步骤(负胶)（续）涂胶前烘曝光显影坚膜腐蚀去胶8.5.7铜互连工艺1，铝作为金属互连材料。传统集成电路制造工艺主要采用铝，熔点（沸点）低，工艺易实现。但是随着晶体管尺寸越来越小，在保持信号的高速传输方面已经受到很大的限制。2，铜作为金属互连材料。由于铜的电阻率比铝小，能减少互连层的厚度，可以降低信号线之间的耦合电容，信号的转换速度也随之加快。此外，与铝相比，铜可以在更薄的互连层厚度上通过更高的电流密度，从而降低能量消耗。3，在14nm技术节点之前还是以铜互连技术为主，2022年，英特尔在intel4工艺（7纳米）中采用增强型铜(eCu)即铜包覆钴作为互连材料。8.6集成电路封装与测试集成电路生产的流程芯片制造电路封装性能测试先进的设计工具和制造工艺，使得人们能够快速设计和制造非常复杂的集成电路。芯片所占成本在不断减小，封装、测试成本在增加。封装是对电路起机械支撑和保护作用;对信号传输和电源起分配作用;对电路起着散热作用;对整块芯片起环境保护的作用。电路的集成度日益增高、功能复杂，集成电路测试已越来越困难。而测试又是生产流程中必不可少的一环。测试在总成本中所占的比重在不断增加。封装、测试己占总成本50%，或更高。1，集成电路封装发展阶段第一阶段20世纪80年代之前，通孔安装(THD)时代，包括最初的金属圆形封装（TO），后来的陶瓷双列直插封装（CDIP）、陶瓷─玻璃双列直插封装（CerDIP）和塑料双列直插封装（PDIP）。第二阶段20世纪80年代的表面安装器件时代，包括塑料有引线片式裁体（PLCC）、塑料四边引线扁平封装（PQFP）、塑料小外形封装(PSOP)以及无引线四边扁平封装等形式;第三阶段90年代的焊球阵列封装(BGA)／芯片尺寸封装(CSP)时代。A第四发展阶段2000年之后进入3D叠层封装时代，其代表性的产品是系统级封装(SIP:systeminapackage)，即多芯片封装(systemMCP)。

8.6.1集成电路封装各阶段集成电路产品的照片（续）

多芯片封装是将两片以上的集成电路封装在一个腔体内的一种新技术，称之MCM（MultiChipModule）。在民用电子产品上使用低成本的多芯片封装组件已成为一个重要的趋势，多芯片封装要有一个安装多个集成电路芯片的基板，基板性能将直接影响整个集成电路的性能。如图是一种六芯片MCM封装照片，芯片安装岛是铜制成的，上面安放两块芯片和一个硅基板，硅基板上又安放了四块芯片，通过硅基板进行芯片间微互连和引出线。多晶片模組已经成功地应用在高速计算机、通信系统、航空航天系统等系统中。在民用电子产品如移动电话、便携电脑、数码相机、摄录像一体机、汽车电子、医疗电子产品等也有广泛应用。

特性：1.封装延迟时间缩小，易于实现模块高速化。

2.缩小整机/模块的封装尺寸和重量。

3.系统可靠性大大提高。

多晶片模组结构照片2，多芯片封装（MultiChipModule）（续）SOC单片集成电路示意图3D封装3，3D立体封装技术3D封装的优点：产品的尺寸和重量缩小数十倍；电路可靠，整机生产成本低。（续）（1）集成电路测试类型集成电路测试贯穿集成电路生产全过程。根据测试的目的，通常集成电路测试可以分为四种：8.6.2集成电路测试

根据测试阶段不同，集成电路测试又可以分为圆片测试和成品测试，也即中测和成测。中测是圆片制造的最后一道工艺，由测试仪结合探针台完成。探针台由：载片部分，接触和调整部分，显微镜部分和控制4大部分组成。探针台

a）验证测试。

b）生产测试。

c）老化测试。

d）成品检测。1，集成电路测试简介（2）中测试专用工装探针、探针阵列或探头芯片时钟频率已经达到GHz，若要在晶圆上测试这些高速芯片，就必须要用微波探针注：测试通常由计算机在专用软件系统的控制下自动完成，并打印出结果。（续）

对于封装后的成品测试，亦有专用工具可手动成测，也可以将测试系统与机械手相连，自动成测。（3）芯片成品测试的工装集成电路成品测试专用工具（续）2，模拟集成电路测试主要包括了直流、交流和瞬态测试三个方面。直流测试主要是测电路的直流工作状态，包括测试点的电流、偏置电压、运算放大器的输入失调电压等；交流特性测试相当于对电路动态分析，输入信号一般为频率可变的正弦波或其他仿真信号波形，在仿真信号作用下测量其输出；瞬态测试相当于求线性或非线性动态网络的时域特性。输入加随时间变化的信号，计算输出和其节点电压或支路电流的瞬态参数指标。3，数字集成电路测试大规模数字集成电路测试主要包括逻辑值测试和参数值测试两个方面。数字集成电路可实现自动测试。所谓自动测试就是自动推导被测电路的测试输入信号，自动对被测电路的输入加载，并回收其测试输出的响应，通过分析测试响应来自动的给出电路工作是否正常。（续）

4，数字集成电路的可测性设计

为了解决测试中的难题，通常在芯片设计阶段就要考虑到测试的问题，通过增加辅助电路和结构化设计来降低芯片的测试难度，这就是可测性设计（DFT：DesignForTestability）。

（1）特定的可测性设计方法：1）增加测试点，2）分块，3）制定可测性设计规则。（2）扫描路径法：扫描路径法是一种应用较为广泛的结构化可测性设计方法，其主要思想是获得对触发器的控制和观测。（3）内建自测试BIST：在电路内部建立测试生成、施加激励和分析，利用电路自身结构来测试自己。（4）集成电路测试挑战a)VLSI技术正飞速发展,芯片时钟频率的提升使得全速测试更加困难,而能与被测器件工作频率相同或更高的自动测试设备(ATE)是相当昂贵的,这使得ATE的更新速度总是不及被测系统频率提高的速度,成为半导体产业一直面临的典型问题。b)芯片时钟频率的提升使得工作在GHz频率范围的芯片必须进行的电磁干扰(EMI)测试；c)VLSI芯片上晶体管密度的增长使得测试更加复杂；d)由数字、模拟(包括射频电路)、光学、化学和微机电系统部分构成的整个系统将集成到单个芯片中,带来了在一个芯片上测试各种混合信号的新问题。（续）8.7集成电路设计8.7.1集成电路设计特点（1）对设计正确性提出更为严格的要求（避免错误：CAD，验证和检查）：IC设计一旦完成并送交制造厂生产后，再发现有错误，就需要重新制版、重新流片，这会造成巨大的损失。因此，要保证100％的设计正确性。（2）设计过程集成化：计算机在集成电路设计中的作用是不可取代的。IC设计需要有功能更强、性能更好的EDA设计工具将整个集成电路设计过程统一考虑，前后呼应，从全局的观点使系统设计达到最优。（3）可测试性问题：集成电路引出端数目不可能与芯内器件数目同步增加，需对电路的自检功能进行考虑，测试在VLSI设计中是一个十分重要的课题。主要半导体设计公司有英特尔、高通、博通、英伟达、美满、赛灵思、Altera、联发科、海思、展讯、中兴微电子、华大、大唐、智芯、敦泰、士兰、中星、格科等。1，特点2，设计公司8.7.2集成电路设计步骤设计方法类型

“自底向上”（Bottom-up）1先进行单元电路设计，后进行功能块、子系统设计，直至完成整个系统设计。2先进行行为设计；其次进行结构设计；接着把各子单元转换成逻辑图或电路图；最后将电路图转换成版图。“自顶向下”（Top-down）芯片制造的过程就如同用乐高盖房子一样，先有晶圆作为地基，再层层往上叠的芯片制造流程后，就可产出必要的IC芯片。然而，没有设计图，拥有再强制造能力都没有用，因此，建筑师的角色相当重要---IC设计工程师。

数字IC的设计流图模拟IC的设计流图（续）

8000亿US$

1000亿US$300亿US$16亿US$信息产业微电子产品ASIC产品EDA产品信息产业市场中的EDA8.7.3集成电路设计的EDA工具EDA软件是集成电路产业链相对产值较小但又极其重要的关键环节。EDA涵盖了电子设计、仿真、验证、制造全过程的所有技术。如果没有了EDA软件这块基石，全球所有的芯片设计公司都会立即停摆，由集成电路所支撑的数字经济将会瞬间坍塌。20世纪60年代末70年代初，但只能用于芯片的版图设计及版图设计规则的检查。第一代CAD(Workstation)出现于80年代。不仅具有图形处理能力，还具有原理图输入和模拟能力。第二代进入深亚微米（<0.6微米），进入片上系统SOC的新一代CAD系统时代。第四代

集成电路设计的EDA工具：90年代初，为EDA系统。其主要标志是逻辑设计工具的广泛应用。包括行为仿真、行为综合、逻辑综合等.第三代有十多种成熟的集成电路设计EDA工具，可提供方便灵活的各类集成电路的设计功能。第五代进入新一代大型SOC中。同一个利用EDA工具平台整合各式各样的单点工具、IP、设计与制程。（续）

市场上主流集成电路设计EDA工具：(1)Candence

EDA软件。Candence公司为IC设计者提供的设计工具，包括数字系统模拟工具Verilog-XL、电路图设计工具Composer、电路模拟工具AnalogArtist、射频模拟工具Spectre

RF、版图编辑器Virtuoso

Layout、布局布线工具Preview和版图验证工具Dracula等；(2)SynopsysEDA软件。Synopsys公司在EDA业界以它的综合工具而称著。使用该公司的综合工具，可完成ASIC设计，Synopsys公司拥有了一系列深亚微米ASIC设计的专业化工具，包括优秀的模拟工具Hspice，使得底层设计能力得到了提升。(3)MentorEDA软件。Mentor公司具有EDA全线产品，包括设计图输入、数字电路设计工具、模拟电路分析工具、数/模混合电路分析工具、逻辑综合工具、故障分析模拟工具、PCB设计、ASIC设计与校验、自动测试矢量生成（ATPG）、系统设计工具、数字信号处理（DSP）工具和FPGA设计等。(4)Zeni

EDA软件。1993年，华大九天发布了国内第一款EDA软件——熊猫ICCAD系统，实现了国产EDA从0到1的突破。华大九天EDA产品包括模拟电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程EDA工具系统和晶圆制造EDA工具等。

（续）8.8集成电路技术发展趋势8.8.1延申摩尔：集成电路走向系统芯片SoCSystemonAChip继续以等比缩小CMOS器件的工艺特征尺寸，集成各种存储器、微处理器、数字信号处理器和逻辑电路等，以信息处理数字电路为主发展系统芯片SoC。IC的速度很高、功耗很小，但由于PCB中的连线延时、噪声、可靠性以及重量等因素的限制，已无法满足性能日益提高的整机系统的要求IC设计与制造技术水平的提高，IC规模越来越大，已可以在一个芯片上集成108~109个晶体管分立元件集成电路IC

系统芯片SystemonAChip(简称SoC)将整个系统集成在一个微电子芯片上在需求牵引和技术推动的双重作用下（续）2，系统级封装技术（SiP）

实现数字和非数字功能、硅和非硅材料与器件、CMOS和非CMOS电路等光电、MEMS、生物芯片的集成。8.8.2超越摩尔1，小芯片（Chiplet）技术

进入5nm等先进制程节点后，单纯靠提升工艺来提升晶体管密度从而提升芯片性能的方法已难以满足技术需求。为了利用5nm/7nm成熟的制程工艺生产出超大规模集成电路，以达到或接近3nm尺寸制程要求，从而发展出了Chiplet集成电路互联技术：将多个裸芯片、多个同/异构芯片之间在先进封装技术的支撑下通过各种物理层、协议层技术进行连接，实现或者接近实现一个需要采用先进制程制造出的芯片性能。

小芯片集成电路互联技术需要有统一的技术标准，我国于2022年已制定出小芯片（chiplet）标准：《小芯片接口总线技术要求》。国外也在制定它们的Chiplet标准。2022年3月，英特尔领衔，AMD、台积电、三星等十个芯片企业加入，正联合制定chiplet标准UCIe。2，系统级封装技术（SiP）硅基氮化镓技术：通过在300毫米的硅晶圆上集成氮化镓基（GaN-based）功率器件与硅基CMOS，实现了更高效的电源技术。MEMS(微机电系统Micro-Electro-MechanicalSystems)：集成电路技术与机械、光学等领域结合；MEMS产业正向多传感器集成方向前进，形成三大类组合传感器：密闭封装（ClosedPackage）组合传感器、开放腔体（OpenCavity）组合传感器、光学窗口（Open-eyed）组合传感器。DNA生物芯片：集成电路与生物技术紧密结合形成的以DNA(脱氧核糖核酸)芯片等为代表的生物工程芯片，是21世纪集成电路领域的热点和新的经济增长点。3，异质集成电路

半导体异质集成电路是将不同工艺节点的化合物半导体高性能器件或芯片、硅基低成本高集成器件组成芯片（含光电子器件或芯片）与无源元件（含MEMS）或天线，通过异质键合或外延生长等方式集成而实现的集成电路或系统。（续）

随着集成电路尺寸的不断缩小，由于量子力学隧道效应，电子可以穿越绝缘体，这将使元件功能失效；人们开始探索新原理、新材料和器件与电路的新结构，以取代面临极限的CMOS器件，进一步提高未来集成电路的性能。MOSFET替代品包括隧道场效应晶体管TFET、碳纳米管场效应晶体管、单原子晶体管。（1）隧道场效应晶体管：和传统MOSFET晶体管原理不同，在TFET（TunnelFieldEffectTransistor）中源极和漏极掺杂不同。利用量子“隧穿”效应，电子穿过势垒所需要的能量会大大减少，晶体管的能耗也会因此而显著下降。利用量子隧道效应研制出的隧道场效应晶体管有望将芯片的能耗减少到百分之一（1/100）。（2）碳纳米管场效应晶体管：在碳纳米管场效应晶体管（CNFET-CarbonNanotubeFieldEffectTransistor）中，源极和漏极之间的沟道由碳纳米管组成，其直径仅有1–3nm,意味着其作为晶体管的沟道更容易被栅控制。因此,碳纳米管晶体管比传统硅基晶体管在比例缩减上的潜力会更大。（3）单原子晶体管：单原子晶体管（Single-AtomTransistor），一种利用电流控制单个原子位移实现开关的量子电子元件。2018年8月，德国卡尔斯鲁厄理工学院托马斯·希梅尔教授领导的团队开发出了单原子晶体管——在只有单一金属原子宽度的缝隙间建立两个微小金属触点，在此缝隙通过电控脉冲移动单个银原子，完成电路闭合；当再将银原子移出缝隙，电路被切断。单原子晶体管可在室温下操作，并消耗很少电能，为未来信息技术开辟了新的应用前景。8.8.3超越CMOS8.9集成电路产业的战略地位集成电路1~2美元电子产品10美元国民经济产值100美元美国国民经济的构成关系统计：即发达国家经济关系：GDP每增长100元，需要10元左右电子工业产值和1-2元集成电路产值的支持。8.9.1集成电路在国民经济中的战略地位欧美发达国家的一般统计规律：集成电路产值的增长率≈1.5~2倍电子工业产值的增长率电子工业产值的增长率≈3倍国民经济GDP的增长率8.9集成电路产业的战略地位笔记本电脑CPU中的晶体管数约有10亿只。手机中的一块集成电路的晶体管数约有3000万只。晶体管没有集成电路就没有今天的手机和笔记本电脑！人类社会将倒退50年！1，集成电路使社会进步（续）2，集成电路与国防建设每一项技术的实现都离不开集成电路。导弹防御系统是信息化武器的集中代表。（续）制导系统是：计算机、无线信号（微波、红外或激光）接收机，以及自动控制装置的系统集成。只有集成电路才可能作成如此小的体积的引导头。没有集成电路就不会有信息化武器！就不会有独立自主的国防！（续）数控机床普通机床数字化技术改造价格相差10倍

又如汽车的电子化导致汽车工业的革命，目前先进的现代化汽车，其电子装备已占其总成本的70%。8.9.2集成电路对传统产业的渗透与带动作用汽车上安装行车电脑（嵌入式CPU），不但能提高效率，降低能源消耗，减少环境污染，而且具有自诊断功能，对事故预先发出警告。随着电动汽车、无人驾驶技术快速发展且应用场景不断成熟使汽车芯片的需求量明显增加。电子装备更新换代都基于微电子技术的进步，其灵巧（Smart）的程度都依赖于集成电路芯片的“智慧”程度和使用程度.例如微机控制的数控机床己不再是传统的机床；集成电路装备具有极强的技术综合性，它综合了电子、机械、光学、物理、化学、材料、软件、计量学、环境超洁净控制等各学科最前沿的科技成果。集成电路装备业已成为高技术装备的典型代表，反映了一个国家的综合科技水平。各发达国家无不将发展集成电路制造装备产业放在重要的战略地位，集中各方力量，推进本国制造设备产业的发展，竞争集成电路设备制造业的主动权，进而保证其集成电路产业乃至电子信息产业的领先优势。集成电路主要设备包括：扩散炉、光刻机、刻蚀机、离子注入机、薄膜沉积设备（包括PECVD、LPCVD、ALD等）、化学机械抛光机、清洗机等。我国在02专项的支持下，一些大规模集成电路关键装备通过验收并走进了8英寸和12英寸集成电路的生产线。12英寸集成电路硅片生产设备（硅单晶生长炉、多线切割机、磨片机、抛光机）已通过工艺认证；刻蚀机、薄膜沉积等关键装备实现了从无到有，批量应用在大生产线上；55、40、28纳米三代工艺已完成研发并实现量产，20～14纳米工艺研发取得突破；后道封装集成技术成果全面实现量产，引领全行业技术水平从低端跨入高端，实现与世界同步。8.9.3集成电路的装备制造业推动国家的综合科技水平提高1，概况1956年北京大学、复旦大学、东北人民大学、厦门大学、南京大学5所学校在北大联合创建半导体专业；1956年第一个锗晶体管在中国科学院应用物理研究所半导体器件实验室诞生；1965年在清华大学制成了第一片集成电路；1977年在北京大学诞生第一块大规模集成电路；1982年，国家成立电子计算机和大规模集成电路领导小组；80年代初步形成制造业、设计业、封装业三业分离的状态。出现了长江三角洲、珠江三角洲和环渤海地区三个相对集中的产业区域，建立了多个国家集成电路产业化基地。8.9.4我国集成电路的发展与对策

目前我国已在北京大学、清华大学、