医用FPGA开发教程-基于Xilinx和VHDL-第6讲-独立按键去抖实验

第6讲独立按键去抖实验1医用FPGA开发实用教程——基于Xilinx和VHDLPracticalTutorialonMedicalFPGADevelopment——BasedonXilinxandVHDL实验原理ExperimentalPrinciples“

通过学习FPGA高级开发系统上的独立按键电路原理图、按键去抖原理和状态机设计，设计一个基于分频器子模块和按键去抖子模块的按键控制LED计数顶层模块，当按下按键KEY1时，控制编号为LED0～LED3的4个发光二极管按照“0000→0001→0010→…→1111→0000”的顺序循环执行，这里假设LED熄灭为0，点亮为1。6.12独立按键电路原理图

独立按键实验涉及的硬件包括LED0~LED3，这四个LED分别连接到芯片的G14、F16、H15和G16，还包括一个独立按键KEY1，KEY1连接到芯片的G13，当按键未按下时，G13引脚上的电平为高电平；当按键按下时，G13引脚上的电平为低电平。此外，还包括系统时钟引脚和系统复位引脚。3独立按键的抖动

机械式开关在按下的瞬间会在接触点出现电平来回弹跳的现象。在按键松开时，也会出现类似的情况，这种情况被称为抖动。抖动时间的长短和按键的机械特性有关，一般为5～10ms，通常人按下按键持续的时间大于100ms。因此独立按键去抖可以基于两个时间的差异，取一个中间值（例如20ms）作为界限，持续时间小于20ms的信号视为抖动脉冲，大于20ms的信号视为按键按下。4按键去抖原理

本实验的按键去抖是通过每1ms检测一次连接到按键的引脚电平，连续检测到20次低电平，即低电平持续时间超过20ms，表示识别到按键按下。同理，按键按下后，如果连续检测到20次高电平，即高电平持续时间超过20ms，表示识别到按键松开。5状态机

状态机的全称是有限状态机（FSM，FiniteStateMachine），由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。状态机由三部分组成，分别是产生下一状态的组合逻辑电路、时序逻辑电路和产生输出的组合逻辑电路。6摩尔型状态机原理图米里型状态机原理图状态机要素状态机的使用可归纳为4个要素，分别是现态、条件、动作以及次态。现态：是指当前所处的状态条件：又称为“事件”，当一个条件被满足，将会触发一个动作，或者执行一次状态的迁移。动作：指条件满足后执行的动作。动作执行完毕后，可以迁移到新的状态，也可以仍旧保持原状态。动作不是必需的，当条件满足后，也可以不执行任何动作，直接迁移到新状态。次态：条件满足后要迁往的新状态。“次态”是相对于“现态”而言的，“次态”一旦被激活，将会转变成新的“现态”。7去抖处理状态机8内部电路图

u_clk_gen_1khz为1kHz分频时钟。u_clr_jitter模块用于对原始的按键输入btn_i进行去抖处理。s_cnt按照“0000→0001→0010→0011→…→1111→0000”的顺序循环计数，led_o根据s_cnt输出不同状态值。rst_n_i用于对整个系统进行异步复位。9实验步骤ExperimentalProcedure“6.210实验步骤11步骤1：复制工程文件夹并添加Verilog文件步骤2：完善clr_jitter_with_fsm.v文件步骤3：仿真工程步骤4：完善btn_led_cnt.v文件步骤5：通过Synplify综合工程步骤6：完善引脚约束文件步骤7：板级验证本章任务Tasksinthischapter“6.312本章任务13

本实验是在按键的前沿（按键按下时），控制LED计数的，请尝试在按键的后沿，即按键松开后，控制LED计数。本章习题Exercisesinthischapter“6.414本章习题151.简述按键去抖原理。2.在本实验中，通过1kHz的时钟检测按键的引脚电平，能否将其改为10Hz的时钟？为什么？3.在本实验中，一个有效按键经过去抖之后会输出一个脉宽为1ms的脉