计算机操作系统 李翠霞 os51

第五章设备管理主讲：李翠霞办公室：水环楼306Email:qyliying@126.com电话五章设备管理5.0引言（补充）5.1I/O系统5.2I/O控制方式5.3缓冲管理5.4 I/O软件5.5设备分配5.6磁盘存储器的管理本章学习目标

了解设备管理的任务和功能理解程序I/O方式，中断驱动I/O方式，DMAI/O控制方式和I/O通道控制方式。理解缓冲的引入目的，以及引入缓冲以后可带来的好处。掌握单缓冲、双缓冲、循环缓冲的不同优点；了解缓冲池的引入原因；理解什么是设备独立性以及如何实现设备独立性；理解什么是虚拟设备技术，什么是Spooling技术以及如何共享打印机；了解设备驱动程序的任务和功能，I/O中断处理程序的功能和设备处理的过程；理解磁盘的访问策略，掌握磁盘访问时间的定义和常用的磁盘调度算法了解磁盘高速缓存的工作原理和磁盘冗余阵列RAID的技术。本章学习目标(考研辅导)

了解I/O设备的几种类型；掌握程序I/O方式，中断驱动I/O方式，DMAI/O控制方式和I/O通道控制方式；重点掌握DMA方式和通道方式，做到能列举中断方式、DMA方式和通道方式之间的区别和联系。理解缓冲的引入目的，了解缓冲区的类别和结构，理解缓冲区和快速缓存的区别；了解设备分配和回收；掌握Spooling技术的概念，理解引入Spooling技术的目的，做到能叙述出Spooling技术是如何实现的；了解磁盘的结构，能区分盘面、磁道、柱面、扇区等概念；理解磁盘访问时间的构成，做到会计算寻道时间和旋转延迟时间；掌握几种典型的磁盘调度算法，重点掌握SSTF和SCAN算法，理解它们各自优缺点，做到能按照这些算法调度给定的一组磁盘访问请求；了解几种提高磁盘I/O速度的方法，理解延迟写的过程；了解I/O应用接口、出错处理本章考研大纲要求（一）

I/O

管理概述

1.

I/O

设备

2.

I/O

管理目标

3.

I/O

管理功能

4.

I/O

应用接口

5.

I/O

控制方式

（二）

I/O

核心子系统

1.

I/O

调度概念

2.

高速缓存与缓冲区

3.

设备分配与回收

4.

假脱机技术（SPOOLing）

5.

出错处理本章重难点提示DMA控制方式的流程，DMA方式和通道方式以及中断方式的区别引入缓冲的目的快速缓存和缓冲区的区别SPOOLing技术的概念、目的以及实现过程磁盘访问时间的计算（综合应用题）常用磁盘调度算法的使用（综合应用题）5.0引言设备管理是对计算机输入/输出设备的管理，是操作系统中最具有多样性和复杂性的部分。其主要任务是：（1）按照用户的要求控制I/O设备工作，完成用户所希望的I/O操作，以减轻用户编制程序的负担。这是设备管理的基本任务。（2）按照一定的算法把I/O设备分配给对该设备提出请求的进程，保证系统有条不紊地工作；（3）充分有效地使用I/O设备，尽可能提高这些设备的并行操作程度。设备管理的任务5.0引言（1）设备分配按照设备类型和相应的分配算法，决定将I/O设备分配给哪一个要求该设备的进程。在分配设备的同时还要分配相应的控制器和通道，以保证I/O设备与CPU之间有传递信息的通路。凡未分配到所需设备的进程被放入一个等待队列，实现这一功能的是设备分配程序。（2）设备控制完成这一功能的是设备处理程序。为实现这一功能，设备处理程序首先根据用户提出的I/O请求构成相应的通道程序，交给通道去执行；然后启动指定的设备进行I/O操作，最后要对通道发来的中断请求作出及时的响应和处理。（3）实现其他功能，包括对缓冲区的管理功能。为改善系统的可适应性和可扩充性，应使用户程序与实际使用的物理设备无关，即实现设备独立性。设备管理的功能第5章设备管理——设备管理的对象

键盘

图形输入设备

输入设备

图像输入设备

条形码

光学字符识别

语言与文字输入

显示器

打印设备

输入输出设备

输出设备

绘图机

语音输出

终端设备

数/模、模/数转换

多媒体

脱机输入输出设备（软磁盘数据站）

是指没有亮暗层次变化的线条图是指具有亮暗层次的图第五章设备管理5.0引言（补充）5.1I/O系统5.2I/O控制方式5.3缓冲管理5.4 I/O软件5.5设备分配5.6磁盘存储器的管理5.1I/O系统5.1.1

I/O设备

1．I/O设备的类型可从不同角度对其进行分类。按设备的使用特性；按传输速率按信息交换的单位按设备的共享属性第一类是存储设备，也称外存或后备存储器、辅助存储器，是计算机系统用以存储信息的主要设备。该类设备存取速度较内存慢，但容量比内存大得多，相对价格也便宜。第二类就是输入/输出设备，又具体可分为输入设备、输出设备和交互式设备。输入设备如键盘、鼠标、扫描仪、视频摄像、各类传感器等。输出设备如打印机、绘图仪、显示器、数字视频显示设备、音响输出设备等。交互式设备则是利用输入设备接收用户命令信息，并通过输出设备(主要是显示器)同步显示用户命令以及命令执行的结果。1)按设备的使用特性分类低速设备：传输速率仅为每秒钟几个字节甚至数百个字节的设备。如键盘、鼠标器、语音的输入和输出等设备。中速设备：传输速率在每秒钟数千个字节至数十万个字节的一类设备，如行式打印机、激光打印机等。高速设备：传输速率在每秒钟数百个千字节至千兆字节的一类设备，如磁带机、磁盘机、光盘机等。2)按传输速率分类块设备：信息的存取单位是以数据块为单位，且可寻址。如磁盘。字符设备：基本单位是字符，且不可寻址。如交互式终端、打印机等。3)按信息交换的单位分类独占设备：一段时间内只允许一个用户（进程）访问的设备，即临界资源。共享设备：一段时间内允许多个用户（进程）同时访问的设备。共享设备必须是可寻址和可随机访问的设备。如磁盘。虚拟设备：通过虚拟技术将一台独占设备变换为若干台逻辑设备，供若干个用户（进程）同时使用。4)按设备的共享属性分类通常，设备并不是直接与CPU进行通信，而是与设备控制器通信，因此，在I/O设备中应含有与设备控制器间的接口，在该接口中有三种类型的信号(见图5-1所示)，各对应一条信号线。2．设备与控制器之间的接口缓冲转换器控制逻辑至设备控制器数据信号线状态信号线控制信号线信号数据图5-1设备与控制器间的接口

1)数据信号线

用于在设备和设备控制器之间传送数据信号。对输入设备而言，由外界输入的信号经转换器转换后所形成的数据，通常先送入缓冲器中，当数据量达到一定的比特(字符)数后，再从缓冲器通过一组数据信号线传送给设备控制器，如图5-1所示。对输出设备而言，则是将从设备控制器经过数据信号线传送来的一批数据先暂存于缓冲器中，经转换器作适当转换后，再逐个字符地输出。2．设备与控制器之间的接口缓冲转换器控制逻辑至设备控制器数据信号线状态信号线控制信号线信号数据图5-1设备与控制器间的接口

2)控制信号线这是作为由设备控制器向I/O设备发送控制信号时的通路。该信号规定了设备将要执行的操作，如读操作(指由设备向控制器传送数据)或写操作(从控制器接收数据)，或执行磁头移动等操作。2．设备与控制器之间的接口缓冲转换器控制逻辑至设备控制器数据信号线状态信号线控制信号线信号数据图5-1设备与控制器间的接口

3)状态信号线这类信号线用于传送指示设备当前状态的信号。设备的当前状态有正在读(或写)；设备已读(写)完成，并准备好新的数据传送。2．设备与控制器之间的接口缓冲转换器控制逻辑至设备控制器数据信号线状态信号线控制信号线信号数据图5-1设备与控制器间的接口5.1.2设备控制器

1．设备控制器的基本功能

1）接收和识别命令

2）数据交换

3）标识和报告设备的状态

4）地址识别

5）数据缓冲

6）差错控制5.1.2设备控制器

1．设备控制器的基本功能

1)接收和识别命令

CPU可以向控制器发送多种不同的命令，设备控制器应能接收并识别这些命令。为此，在控制器中应具有相应的控制寄存器，用来存放接收的命令和参数，并对所接收的命令进行译码。例如，磁盘控制器可以接收CPU发来的Read、Write、Format等15条不同的命令，而且有些命令还带有参数；相应地，在磁盘控制器中有多个寄存器和命令译码器等。

2)数据交换这是指实现CPU与控制器之间、控制器与设备之间的数据交换。对于前者，是通过数据总线，由CPU并行地把数据写入控制器，或从控制器中并行地读出数据；对于后者，是设备将数据输入到控制器，或从控制器传送给设备。为此，在控制器中须设置数据寄存器。

3)标识和报告设备的状态控制器应记下设备的状态供CPU了解。例如，仅当该设备处于发送就绪状态时，CPU才能启动控制器从设备中读出数据。为此，在控制器中应设置一状态寄存器，用其中的每一位来反映设备的某一种状态。当CPU将该寄存器的内容读入后，便可了解该设备的状态。

4)地址识别就像内存中的每一个单元都有一个地址一样，系统中的每一个设备也都有一个地址，而设备控制器又必须能够识别它所控制的每个设备的地址。此外，为使CPU能向(或从)寄存器中写入(或读出)数据，这些寄存器都应具有唯一的地址。例如，在IBM-PC机中规定，硬盘控制器中各寄存器的地址分别为320～32F之一。控制器应能正确识别这些地址，为此，在控制器中应配置地址译码器。

5)数据缓冲由于I/O设备的速率较低而CPU和内存的速率却很高，故在控制器中必须设置一缓冲器。在输出时，用此缓冲器暂存由主机高速传来的数据，然后才以I/O设备所具有的速率将缓冲器中的数据传送给I/O设备；在输入时，缓冲器则用于暂存从I/O设备送来的数据，待接收到一批数据后，再将缓冲器中的数据高速地传送给主机。

6)差错控制设备控制器还兼管对由I/O设备传送来的数据进行差错检测。若发现传送中出现了错误，通常是将差错检测码置位，并向CPU报告，于是CPU将本次传送来的数据作废，并重新进行一次传送。这样便可保证数据输入的正确性。

2．设备控制器的组成

1)设备控制器与处理机的接口该接口用于实现CPU与设备控制器之间的通信。共有三类信号线:数据线、地址线和控制线。数据线通常与两类寄存器相连接，第一类是数据寄存器(在控制器中可以有一个或多个数据寄存器，用于存放从设备送来的数据(输入)或从CPU送来的数据(输出))；第二类是控制/状态寄存器(在控制器中可以有一个或多个这类寄存器，用于存放从CPU送来的控制信息或设备的状态信息)。数据寄存器控制/状态寄存器CPU与控制器接口

2)设备控制器与设备的接口

在一个设备控制器上，可以连接一个或多个设备。相应地，在控制器中便有一个或多个设备接口，一个接口连接一台设备。在每个接口中都存在数据、控制和状态三种类型的信号。控制器中的I/O逻辑根据处理机发来的地址信号去选择一个设备接口。控制器与设备接口1控制器与设备接口i…数据状态控制数据状态控制

3)I/O逻辑在设备控制器中的I/O逻辑用于实现对设备的控制。它通过一组控制线与处理机交互，处理机利用该逻辑向控制器发送I/O命令；I/O逻辑对收到的命令进行译码。每当CPU要启动一个设备时，一方面将启动命令发送给控制器；另一方面又同时通过地址线把地址发送给控制器，由控制器的I/O逻辑对收到的地址进行译码，再根据所译出的命令对所选设备进行控制。设备控制器的组成示于图5-2中。图5-2设备控制器的组成

CPU与控制器接口控制器与设备接口数据寄存器控制/状态寄存器I/O逻辑控制器与设备接口i控制器与设备接口1数据状态控制数据状态控制数据线地址线控制线......5.1.3

I/O通道

1．I/O通道(I/OChannel)设备的引入

其主要目的是为了建立独立的I/O操作，不仅使数据的传送能独立于CPU，而且也希望有关对I/O操作的组织、管理及其结束处理尽量独立，以保证CPU有更多的时间去进行数据处理；或者说，其目的是使一些原来由CPU处理的I/O任务转由通道来承担，从而把CPU从繁杂的I/O任务中解脱出来。在设置了通道后，CPU只需向通道发送一条I/O指令。通道在收到该指令后，便从内存中取出本次要执行的通道程序，然后执行该通道程序，仅当通道完成了规定的I/O任务后，才向CPU发中断信号。实际上，I/O通道是一种特殊的处理机，它具有执行I/O指令的能力，并通过执行通道(I/O)程序来控制I/O操作。但I/O通道又与一般的处理机不同，主要表现在以下两个方面:一是其指令类型单一，这是由于通道硬件比较简单，其所能执行的命令主要局限于与I/O操作有关的指令；二是通道没有自己的内存，通道所执行的通道程序是放在主机的内存中的，换言之，是通道与CPU共享内存。

2．通道类型通道类型字节多路通道(ByteMultiplexorChannel)数组选择通道(BlockSelectorChannel)数组多路通道（BlockMultiplexorChannel）

2．通道类型

1)字节多路通道(ByteMultiplexorChannel)这是一种按字节交叉方式工作的通道。它通常都含有许多非分配型子通道，其数量可从几十到数百个，每一个子通道连接一台I/O设备，并控制该设备的I/O操作。这些子通道按时间片轮转方式共享主通道。内存CH控制器A控制器B控制器N慢设备A慢设备B慢设备N图5-3字节多路通道的工作原理

图5-3示出了字节多路通道的工作原理。它所含有的多个子通道A，B，C，D，E，…，N，…分别通过控制器各与一台设备相连。假定这些设备的速率相近，且都同时向主机传送数据。设备A所传送的数据流为A1A2A3…；设备B所传送的数据流为B1B2B3…把这些数据流合成后(通过主通道)送往主机的数据流为A1B1C1D1…A2B2C2D2…A3B3C3D3…。A1A2A3…控制器A控制器B控制器C控制器D控制器EB1B2B3…C1C2C3…D1D2D3…E1E2E3…A1B1C1A2B2…

2)数组选择通道(BlockSelectorChannel)这种通道虽然可以连接多台高速设备，但由于它只含有一个分配型子通道，在一段时间内只能执行一道通道程序，控制一台设备进行数据传送，致使当某台设备占用了该通道后，便一直由它独占，即使是它无数据传送，通道被闲置，也不允许其它设备使用该通道，直至该设备传送完毕释放该通道。可见，这种通道的利用率很低。内存CH控制器高速设备1高速设备2高速设备33)数组多路通道(BlockMultiplexorChannel)以上二者优点的结合。轮流为一台设备执行一条通道指令，该指令传送一组数据，然后自动转接，为另一台设备执行一条通道指令。主要连接中速设备对于连接多台磁盘机的数组多路通道，可以启动它们同时执行移臂定位操作，然后，按序交叉地传输一批批数据。内存CH控制器1控制器2控制器3中速设备1中速设备2中速设备3轮流为每台外设执行一条CH指令，该指令传输一批数据。启动了多少外设，就有多少通道程序。

3．“瓶颈”问题

由于通道价格昂贵，致使机器中所设置的通道数量势必较少，这往往又使它成了I/O的瓶颈，进而造成整个系统吞吐量的下降。例如，在图5-4中，假设设备1至设备4是四个磁盘，为了启动磁盘4，必须用通道1和控制器2；但若这两者已被其它设备占用，必然无法启动磁盘4。类似地，若要启动盘1和盘2，由于它们都要用到通道1，因而也不可能启动。这些就是由于通道不足所造成的“瓶颈”现象。解决“瓶颈”问题的最有效的方法：就是把一个设备连接到多个控制器上，而一个控制器又连接到多个通道上。图5-4单通路I/O系统存储器通道1通道2控制器2控制器1设备1设备2设备3设备4设备5设备6设备7设备8控制器4控制器3例如，在图5-4中，每一控制器只与一个通道相连，容易产生瓶颈问题。要启动设备4，但通道1和控制器2已被占用？？？要启动设备1和2，也无法成功存储器通道1通道2控制器2控制器1设备1设备2设备3设备4设备5设备6设备7设备8控制器4控制器3图5-5多通路I/O系统解决的办法：增加通道到控制器的通路！！！5.1.4总线系统（简单了解）

CPU、存储器以及各种I/O设备之间的联系，都通过总线来实现的。总线的性能指标：总线的时钟频率、带宽和相应的总线传输速率。总线由早期的ISA总线发展为EISA总线、VESA总线，进而又演变成当前广为流行的PCI总线。

1．ISA和EISA总线

1)ISA(IndustryStandardArchitecture)总线总线的带宽为8位，最高传输速率为2Mb/s。

2)EISA(ExtendedISA)总线16位的(EISA)总线，其最高传输速率为8Mb/s，后又升至16Mb/s，能连接12台设备。扩展ISA(EISA)总线，其带宽为32位，总线的传输速率高达32Mb/s，同样可以连接12台外部设备。2．局部总线(LocalBus)多媒体技术的兴起，特别是全运动视频处理、高保真音响、高速LAN，以及高质量图形处理等技术，都要求总线具有更高的传输速率，这时的EISA总线已难于满足要求，于是，局部总线便应运而生。所谓局部总线，是指将多媒体卡、高速LAN网卡、高性能图形板等，从ISA总线上卸下来，再通过局部总线控制器直接接到CPU总线上，使之与高速CPU总线相匹配，而打印机、FAX/Modem、CDROM等仍挂在ISA总线上。在局部总线中较有影响的是VESA总线和PCI总线。

1)VESA(VideoElectronicStandardAssociation)总线

VESA总线的带宽为32位，最高传输速率为132Mb/s。优点：低价位。缺点：它所能连接的设备数仅为2～4台；在控制器中无缓冲，故难于适应处理器速度的不断提高，也不能支持后来出现的Pentium微机。

2)PCI(PeripheralComponentInterface)总线随着Pentium系列芯片的推出，Intel公司分别在1992年和1995年颁布了PCI总线的V1.0和V2.1规范，后者支持64位系统。PCI在CPU和外设间插入一复杂的管理层，用于协调数据传输和提供一致的接口。在管理层中配有数据缓冲，通过该缓冲可将线路的驱动能力放大，使PCI最多能支持10种外设，并使高时钟频率的CPU能很好地运行，最大传输速率可达132Mb/s。PCI既可连接ISA、EISA等传统型总线，又可支持Pentium的64位系统，是基于奔腾等新一代微处理器而发展的总线。第五章设备管理5.0引言（补充）5.1I/O系统5.2I/O控制方式5.3缓冲管理5.4 I/O软件5.5设备分配5.6磁盘存储器的管理5.2I/O控制方式（参看P167）4．I/OCH方式：CPU与CH并行操作，适用于各类设备。1．程序I/O方式：CPU忙等待方式（查询方式）

—在程序控制下进行信息传送2．中断驱动方式：CPU与外设并行操作，适用于慢速设备。3．DMA方式：CPU与块设备并行操作。程序I/O方式向I/O控制器发读命令读I/O控制器的状态检查状态从I/O控制器中读入字向存储器中写字传送完成CPU→I/OI/O→CPU出错I/O→CPUCPU→I/O完成未完未就绪就绪无中断机构；由于CPU的高速性和I/O设备的低速性，致使CPU的绝大部分时间都处于等待I/O设备完成数据I/O的循环测试中，造成对CPU的极大浪费。程序I/O方式例子：老师给学生布置画4副画的任务。规则：先给同学发一张白纸，之后老师开始不断地询问“画完了吗？…”直到学生画完后，老师将第一副画收走，放到讲台，然后发放第二张白纸，学生开始画第二幅画…其间：

老师需要不断询问；

由老师收画，并放至讲台；向控制器发读指令读控制器状态状态就绪？从控制器中读输入的字写到内存传送完否？YNYCPU转去作其它事情中断出错中断处理程序2、中断驱动方式NCPU→I/OI/O→CPUI/O→CPUCPU→内存CPU与I/O设备并行工作；每完成一个字的传送后，向CPU请求一次中断中断驱动方式例子：老师给学生布置画4副画的任务。规则：先给同学发一张白纸，之后老师去忙别的事情，学生画完第一幅画后，向老师报告，老师将第一副画收走，放到讲台，然后发放第二张白纸，学生开始画第二幅画…，学生需要报告4次，老师也被打扰4次。其间：

老师无需不断询问；

由老师收画，并放至讲台；

老师频繁地被打断，无法静心完成一项复杂任务3、DMA（直接存储器访问）方式DMA方式的特点：(1)数据传输的基本单位是数据块，即在CPU与I/O设备之间，每次传送至少一个数据块；(2)所传送的数据是从设备直接送入内存的，或者相反；(3)仅在传送一个或多个数据块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。可见，DMA方式较之中断驱动方式，又是成百倍地减少了CPU对I/O的干预，进一步提高了CPU与I/O设备的并行操作程度。向控制器发读块指令读DMA控制器状态端口CPU转去作其它事情CPU响应中断3、DMA方式中断时要读的块已在内存输入缓冲区中CPU→DMADMA→CPUDMA控制器的组成

DMA控制器由三部分组成：主机与DMA控制器的接口；DMA控制器与块设备的接口；I/O控制逻辑。图5-8示出了DMA控制器的组成。这里主要介绍主机与控制器之间的接口。为了实现在主机与控制器之间成块数据的直接交换，必须在DMA控制器中设置如下四类寄存器：

(1)命令/状态寄存器(CR)。用于接收从CPU发来的I/O命令，或有关控制信息，或设备的状态。

(2)内存地址寄存器(MAR)。在输入时，它存放把数据从设备传送到内存的起始目标地址；在输出时，它存放由内存到设备的内存源地址。

(3)数据寄存器(DR)。用于暂存从设备到内存，或从内存到设备的数据。

(4)数据计数器(DC)。存放本次CPU要读或写的字(节)数。DMA工作过程当CPU要从磁盘读入一数据块时，便向磁盘控制器发送一条读命令。该命令被送到其中的命令寄存器(CR)中。同时，还须发送本次要将数据读入的内存起始目标地址，该地址被送入内存地址寄存器（MAR）中；本次要读数据的字(节)数则送入数据计数器(DC)中，还须将磁盘中的源地址直接送至DMA控制器的I/O控制逻辑上。然后，启动DMA控制器进行数据传送，以后，CPU便可去处理其它任务。此后，整个数据传送过程便由DMA控制器进行控制。DMA工作过程当DMA控制器已从磁盘中读入一个字(节)的数据并送入数据寄存器(DR)后，再挪用一个存储器周期，将该字(节)传送到MAR所指示的内存单元中。接着便对MAR内容加1，将DC内容减1。若减1后DC内容不为0，表示传送未完，便继续传送下一个字(节)；否则，由DMA控制器发出中断请求。图5-9是DMA方式的工作流程。设置MAR和DC初值启动DMA传送命令挪用存储器周期传送数据字存储器地址增1字计数寄存器减1DC=0?请求中断在继续执行用户程序的同时，准备又一次传送图5-9DM