EDA技术及应用项目教程 课件 项目2 认识可编程逻辑器件

项目2

认识可编程逻辑器件摘要ABSTRACT

可编程逻辑器件是20世纪70年代发展起来的一种由用户编程以实现某种逻辑功能的新型逻辑器件，也是一种半定制的集成电路。大规模可编程逻辑器件结合计算机软件技术(EDA技术)可以快速、方便地构建数字系统。因此，在进行数字系统的开发前，需对CPLD/FPGA硬件知识进行相应的了解。本项目知识图谱本项目学习目标知识目标①了解CPLD/FPGA的内部结构及工作原理②熟悉EDA主要厂商的PLD器件③掌握CPLD/FPGA器件的编程和配置方法本项目学习目标技能目标①能够了解CPLD与FPGA的内部结构和工作原理②能够掌握CPLD/FPGA的编程和配置方法本项目学习目标素养目标①养成独立思考、触类旁通、举一反三的能力②弘扬精益求精，科学严谨、追求卓越的工匠精神1目录CONTENTS初识可编程逻辑器件2了解CPLD/FPGA的结构与工作原理掌握CPLD/FPGA器件的配置与编程43熟悉CPLD/FPGA产品任务2.1初识可编程逻辑器件

逻辑器件分为两大类：固定逻辑器件和可编程逻辑器件。固定逻辑器件中的电路是固定、永久性的，它们能够完成特定的一项或多项任务，器件一旦制造完成，其内部电路就无法改变，如74系列、54系列、CD4000系列等逻辑器件。可编程逻辑器件(PLD)是能够为客户提供范围广泛的多种逻辑能力、特性、速度和电压特性的标准成品部件，其内部电路功能可由客户通过编程的方式进行改变。一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。这样就可以由设计人员自行编程而把一个数字系统“集成”在一片PLD上，而不必去请芯片制造厂商设计和制作专用的集成电路芯片了。2.1.1PLD的发展历程PROM：ProgrammableReadOnlyMemory

(可编程只读存储器)PLA：ProgrammableLogicArray

(可编程逻辑阵列)PAL：ProgrammableArray

Logic(可编程阵列逻辑)GAL：Generic

Array

Logic(通用阵列逻辑)EPLD：ErasableProgrammableLogicDevice

(可擦除可编程逻辑器件)2.1.1PLD的发展历程

20世纪70年代PROM、PLA

20世纪70年代末PAL20世纪80年代初GAL

20世纪80年代中EPLD

20世纪80年代末CPLD、FPGA

20世纪90年代后SOPC2.1.2PLD的分类PLD按集成度分简单PLD复杂PLDPROMPLAPALGALEPLDFPGAPLD按结构分查找表结构（FPGA）PLD按编程次数分一次可编程(PROM、PAL)多次重复可编程CPLD乘积项结构(简单PLD和CPLD)2.1.3PLD的基本结构与电路表示1.PLD的基本结构输入电路与门阵列或门阵列输出电路输入输入项乘积项或项输出…………图2-2基本PLD的原理结构框图2.1.3PLD的基本结构与电路表示2.PLD电路的表示方法非门与门或门异或门常用符号国际符号逻辑表达式表2-1常用逻辑门符号2.1.3PLD的基本结构与电路表示2.PLD电路的表示方法图2-3PLD互补缓冲器图2-4PLD互补输入

2.1.3PLD的基本结构与电路表示2.PLD电路的表示方法

任务2.2了解CPLD/FPGA的结构与工作原理

本任务学习以MAX3000A为例讲述CPLD的结构与工作原理，以及CycloneIVE为例讲述FPGA的内部结构与工作原理2.2.1CPLD的结构与工作原理图2-9MAX3000A内部结构逻辑阵列块(LAB)

由多个宏单元（LMC）构成可编程连线（PIA）可编程I/O模块CPLD的结构组成：2.2.1CPLD的结构与工作原理图2-10MAX3000A宏单元结构逻辑阵列功能块可编程与阵列和固定或阵列构成实现组合逻辑，可提供5个乘积项乘积项选择矩阵功能模块分配乘积项作为或门和异或门的输入，实现组合逻辑函数作为寄存器的辅助输入：清零、置位、时钟、使能等。可编程寄存器功能模块可配置寄存器和多种触发器方式，也可旁路2.2.1CPLD的结构与工作原理图2-11PIA布线到LAB的方式不同的LAB通过在可编程连线阵列(PIA)上布线，以相互连接构成所需的逻辑。将器件中的任何信号连接到目的地2.2.1CPLD的结构与工作原理图2-12MAX3000AI/O控制模块每个I/O引脚可单独配置为输入、输出、双向工作方式。所有I/O都有一个三态缓冲器，其控制信号由选择器提供。控制端地时，配置为输入引脚，控制端接VCC时，为普通输出引脚。2.2.2FPGA的结构与工作原理图2-13FPGA查找表单元一个N输入查找表可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。输入多于N个的函数、方程必须分开用几个查找表（LUT）实现图2-14FPGA查找表单元内部结构2.2.2FPGA的结构与工作原理CycloneIVE系列器件内部构成主要由逻辑阵列块(LAB)、嵌入式存储器块、嵌入式乘法器、I/O单元和PLL等模块构成2.2.2FPGA的结构与工作原理图2-15CycloneIVE的LE结构图

LE主要由一个4输入的查找表LUT、进位链逻辑、寄存器链逻辑和一个可编程的寄存器构成2.2.2FPGA的结构与工作原理图2-16CycloneIVE的LAB结构2.2.2FPGA的结构与工作原理图2-17CycloneIVE的LAB阵列互连2.2.2FPGA的结构与工作原理图2-18CycloneIVE的LAB控制信号生成的逻辑图2.2.2FPGA的结构与工作原理图2-19嵌入式乘法器2.2.2FPGA的结构与工作原理图2-20时钟网络的时钟控制任务2.3熟悉CPLD/FPGA产品

当前，PLD供应商主要有Altera、Xilinx、Lattice、Actel和Atmel等公司，其中Altera、Xilinx、Lattice分别是CPLD、FPGA和ISP技术的发明者，发展起步较早，占据了大部分的市场份额，从而共同决定了PLD技术的发展方向。本任务主要讲述前3大国外公司CPLD/FPGA产品的相关知识，以及介绍国内影响力较大3家公司的PLD产品。2.3.1Altera(Intel)公司的PLD器件1.Altera(Intel)公司的Agilex系列FPGA器件

Agilex系列FPGA具备强大的计算和数据处理能力，它集成了高性能的ARM处理器，可实现复杂的控制和运算任务。同时，Agilex系列FPGA还配备了专用硬件加速器，可加速特定任务，如图像处理、加密算法和高性能网络处理能力。

目前Agilex系列FPGA针对不同的市场又分为Agilex9、Agilex7、Agilex5、Agilex3二级系列FPGA。2.3.1Altera(Intel)公司的PLD器件2.Altera(Intel)公司的Statix系列FPGA器件StatixV系列FPGA提供28.05G和14.1Gbps收发器速率选项，多达6个72个DDR3内存接口，嵌入HardCopy模块提供了多达1430万个ASIC逻辑门或者多达119万个逻辑元件。Statix10系列FPGA在性能、能效、密度和系统集成方面都具有创新优势，采用Intel的Hyperflex架构（一种超融合基础设施解决方案），与StatixV系列FPGA相比时钟频率提高了2倍，收发器带宽提升了7倍。采用异构3D系统级封装（SiP）技术，在一个封装中集成了单片FPGA内核结构和3DSiP收发器块以及其他先进组件。配备高达1.35GHz的64位四核ARMCortex-A53处理器、硬化外设和能够以30Gbps的速度直接连接FPGA结构的高带宽接口。嵌入了一个新型的针对人工智能优化模块（AITensorBlock），该模块针对人工智能计算中使用的通用矩阵-矩阵乘法或矢量-矩阵乘法进行了调整，其功能可实现小型以及大型矩阵的高效工作。2.3.1Altera(Intel)公司的PLD器件3.Altera(Intel)公司的Arria系列FPGA器件

ArriaVGX/GT/SX/GZ系列FPGA内置频率高达1.05GHz的双核ARMCortex-A9MPCore处理器；四个硬件32位存储控制器，具有高达533MHz的存储总线速度和可选纠错码（ErrorCorrectionCode，ECC）；处理器与FPGA互联，最高总带宽大于125Gps。可满足远程射频单元、10G/40G线路卡和演播室设备的带宽要求。Arria10系列FPGA的许多功能都具突破性，例如采用了20nm工艺技术、性能高达28.05Gbps的高级串行接口技术等。实现了比ArriaVGX/GT/SX/GZ系列FPGA更低的功耗和更高的速度，同时支持全面的节能技术，如可编程功耗技术和智能电压ID技术，这些技术不仅降低了电路的器件功耗，还通过集成节省了电路板空间。2.3.1Altera(Intel)公司的PLD器件4.Altera(Intel)公司的Cyclone系列FPGA器件

CycloneIV系列FPGA是2009年推出的，采用60nm工艺技术，集成了高性能的收发器，支持多种协议。该系列拥有多达15万个垂直排列的逻辑单元、以M9K模块形式排列的6.5Mbit的嵌入式存储器，以及360个18×18嵌入乘法器，可实现DSP处理密集型的应用。CycloneV系列FPGA采用了28nm工艺技术，可满足大批量低成本应用对最低功耗、最低成本，以及最优性能水平的需求。它具有高效的逻辑集成功能，提供功耗最低的串行收发器，每通道在5Gbps时功耗只有88mW，处理性能高达4000MIPS，而功耗不到1.8W。针对不同的用户群体，CycloneV系列FPGA又细分为E、GX、GT、SE、SX、ST类型。

最新的Cyclone10系列FPGA主要包含两种类型Cyclone10LP和Cyclone10GX。Cyclone10LP采用65nm工艺技术，主要针对低静态功耗和低成本应用，如I/O扩展、传感器融合、电机/运动控制、芯片到芯片桥接和控制等。2.3.1Altera(Intel)公司的PLD器件5.Altera(Intel)公司的MAX系列CPLD器件MAXV采用非易失体系结构的瞬时接通单芯片CPLD，集成了以前的一些外部功能（例如闪存、RAM和振荡器等）。MAXVCPLD能够在单位空间中提供大量I/O和逻辑，同时提供了用户闪存和嵌入式闪存，为关键系统信息提供非易失性内存存储。MAXVCPLD还具备快速开机和复位功能（500μs或更短），非常适用于PCB上其他设备的功耗管理、上电排序和监控。2014年推出的MAX10属于非易失可编程逻辑器件的FPGA，采用55nm工艺技术，提高了外部系统组件功能的集成度，从而降低了系统级成本。MAX10FPGA内部集成了数字信号处理(DSP)、DDR3外部存储器接口、具有模数转换器(ADC)的模拟模块、锁相环（PLL）等，支持温度传感器和嵌入式软核处理器，还有存储控制器和双配置闪存等。2.3.2Xilinx(AMD)公司的PLD器件1.Xilinx(AMD)公司的主流CPLD器件XC9500系列被广泛应用于通信、网络和计算机等领域，该系列器件采用快闪存储技术（FastFlash），比EECMOS工艺的速度更快、功耗更低。tPD（引脚到引脚的固定延时）延时仅为4ns，宏单元数为36~288个，系统时钟可达到200MHz，支持PCI总线规范和JTAG边界扫描测试功能；具有ISP在系统编程能力，可反复编程10000次。该系统主要包含XC9500、XC9500XV和XC9500XL这3个子系列，内核电压分别为5V、2.5V和3.3V。CoolRunner系列CPLD是基于XC9500系列的高速度和易用性开发出现的产品，它包括CoolRunnerII和CoolRunnerXPLA3系列器件。CoolRunner-II系列采用180nm工艺制造，核心工作电压为1.8V，I/O电压支持1.5V、1.8V、2.5V和3.3V，密度范围从32至512个宏单元，性能高达300MHz，tPD延时仅为3.5ns，静态电流小于100μA。2.3.2Xilinx(AMD)公司的PLD器件2.Xilinx(AMD)公司的主流FPGA器件Xilinx7系列FPGA采用28nm工艺，是近年来Xilinx公司推出的一系列高性价比的、应用领域最广泛的可编程逻辑器件。28nmFPGA包含了多个不同的产品线，如Spartan-7、Artix-7、Kintex-7和Virtex-7以及ZYNQ7000。UltraScale架构是Xilinx推出的一种先进的FPGA架构，它涵盖了高性能的FPGA、MPSoC和RFSoC系列，旨在满足各种系统需求，同时重点关注降低总功耗。在20nm工艺技术领域，Xilinx推出了ASIC-Class架构，不仅支持数百Gb级的系统性能，在全线路速度下还支持智能处理。在16nm工艺方面，UltraScale+系列将全新存储器、3D-on-3D和多处理SoC(MPSoC)技术进行完美结合。VirtexUltraScale+系列FPGA是在UltraScale架构中具有最高收发器带宽、最多DSP数量、最高内置和封装内存可用性。可提供多种功率选项，实现系统性能与最小功耗包络之间的最佳平衡。2.3.3Lattice公司的PLD器件1.Lattice公司的主流CPLD器件

ispLSI系列CPLD是Lattice公司20世纪90年代推出的产品，具有ISP在系统编程能力，允许用户在使用过程中对器件进行重新配置，提高了设计的灵活性和可维护性；集成度为2000至数千等效门，引脚到引脚延时（tPD）最小为3ns，工作速度可达300MHz，广泛应用于通信设备、计算机、DSP系统和仪器仪表中，但现在已退出历史舞台，被ispMACH系列和ispXPLD系列等替代。ispMACH系列主要是提供低成本的I/O接口板和评估套件，这些接口板和评估套件为MachXO和其他PLD设备提供了便捷的访问途径，特别是对于那些需要I/O扩展和桥接的应用。ispXPLD（eXpandedProgrammableLogicDevices）属于ISP在系统可编程且动态可重构的CPLD产品系列，该系列结合了E2PROM和SRAM单元在同一个器件中，允许无限可重构。2.3.3Lattice公司的PLD器件2.Lattice公司的主流FPGA器件Lattice公司的FPGA器件主要有EC/ECP系列、ECP2/M系列、ECP5系列、SC/M系列、XP/XP2系列、MachXO系列和ispXPGA系列等。ispXPGA系列是最早采用ispXP技术的FPGA器件；EC/ECP系列是经济型FPGA器件；XP/XP2系列是将EC/ECP2系列FPGA和低成本的130nm/90nmFlash技术合成在单个芯片上的非易失性FPGA；SC/M系列是其最高性能FPGA产品。2.3.4国产PLD器件

紫光同创是紫光集团旗下的子公司，成立于2013年，具备大规模FPGA工艺开发设计能力，产品布局涵盖高、中、低端PLD产品。其产品主要有Titan-2系列、Logos-2系列、Logos系列、Compa系列等。

安陆科技‌成立于2011年，专注于FPGA芯片设计领域，是国内FPGA芯片的行业创新者。安陆科技通过多年的技术积累，在FPGA芯片设计技术、SOC系统集成技术、FPGA专用EDA软件技术、FPGA芯片测试技术和FPGA应用解决方案等领域取得了技术突破。其PLD产品主要包括高性价比SALEAGLE系列、低功耗SALELF系列、高性能SALPHOENIX系列。

高云半导体‌是一家以国内现场可编程逻辑器件(FPGA)为核心的专业研发和产业化公司，致力于推出具有核心自主知识产权的FPGA芯片。高云半导体于2016年成功推出国内55nm非易失性FPGA芯片，并于2018年成功研发国内28nm中高密度FPGA芯片。其PLD产品主要有晨熙家族、小蜜蜂家族。

任务2.4掌握CPLD/FPGA器件的配置与编程

本任务主要讲述CPLD/FPGA器件的配置与编程方法2.4.1配置与编程工艺目前，常见的大规模可编程逻辑器件的编程和配置工艺有：

①基于EEPROM或Flash技术的电可擦编程工艺。这种工艺的优点是掉电后编程信息不会丢失，但编程次数有限，编程速度不快。

②基于SRAM查找表的编程工艺。这种编程工艺，编程信息是保持在SRAM中的，SRAM在掉电后编程信息立即丢失，在下次上电后，需要重新载入编程信息。通常将编程数据下载到可编程逻辑芯片的过程，对于CPLD来讲我们称之为编程，而对于FPGA来讲我们称之为配置(Configure)。

2.4.2下载电缆与接口引脚AS模式PS模式JTAG模式信号名称功能信号名称功能信号名称功能1DCLK时钟信号DCLK时钟信号TCK时钟信号2GND信号地GND信号地GND信号地3CONF_DONE配置完成C