数字钟的设计

学校代码.学号

分类号密级.

本科学年论文〔设计〕

数字钟的设计

学院、系电子信息工程学院电子工程系

专业名称通信工程______________________

年级__________________________________

学生姓名__________________________________

指导教师__________________________________

2012年10月10日

论文才商要：数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序

电路.目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字

钟由晶体振荡器、分频器、秒、分、时计数器、译码潜、显示器和校时电路组成。内含分

频器、校时器、12进制计数器、六十进制计数器、译码器、显示驱动器等。

关键词：数字钟分频器计数器译码及显示电路校准电路

目录

第一章数字钟的概括--------------------1

第一节数字钟的设讦指标及工作原理1

1.1.1＞设计指标-----------------------------------------1

1.1.2、数字钟的根本组成和设计原理-----------------------1

1.1.3、原理说明------------------------------------------2

第二节其他数字钟的设计原理图-----------------------------------2

1.2.1、参加整点报时电路----------------------------------2

1.2.2、用555振荡器设计的数字钟--------------------------2

第一章数字钟的经典设计方法--------------------------------------------4

第一节振荡器的设讦----------------------------------------------4

2.1.K振荡器的作用--------------------------------------4

2.1.2、振荡器的电路--------------------------------------4

第二节分频器的设计----------------------------------------------5

2.2.1、分频器的作用--------------------------------------5

2.2.2、分频器的电路构成----------------------------------5

2.2.3、整机电路所用振荡器--------------------------------5

第三节计数器的设计----------------------------------------------6

2.3.1计数器----------------------------------------------6

2.3.2、二十四进制计数器----------------------------------6

2.3.3、六十进制计数器------------------------------------7

第四节译码和显示电路的设计-------------------------------------7

2.4.1、译码和显示电路------------------------------------8

2.4.2、74LS248和七段数码管组成的译码显示电路-----------9

第五节校时电路的设计--------------------------------------------9

2.5.1、校准电路------------------------------------------9

2.5.2、本实验的校时电路采用的电路------------------------10

第六节整点报时电路----------------------------------------------11

2.6.1、整点报时电路--------------------------------------11

第七节数字钟的整机电路-----------------------------------------12

2.7.1、整机电路-------------------------------------------12

2.7.2、组装和调试要点------------------------------------13

结论----------------------------------------------------------------14

致谢----------------------------------------------------------------15

参考文献16

第一章数字钟的概括

第一节数字钟的设计指标及工作原理

1.1.1、设计指标

1.设计一个具有“时”、“分”、“秒”的十进制显示计数器，要求为24小时循环,

2.具有校时、校分、校秒功能。

3.由集成电路组件实现.

4.给定条件：直流电源任意；石英晶体振荡频率为100kHz或32768Hz。

1.1.2、数字钟的根本组成和设计原理

数字钟的原理框图如下列图17所示，由晶体振荡器、分频器、秒、分、时计数器、译

何器、显示器和校时电路组成。

图1-1

晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计时器计数，计数结果通过

“时”、”分，二”秒，，译码器和七段数码管来显示时间。内含分频器、校时器、12进制计数

器、六十进制计数器、译码器、显示驱动器等。

1.1.3、原理说明

要想构成数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要

有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路，即频率为1Hz的

“秒脉冲”信号。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：

60秒刁分，60分二1小时，24小时二1天就需要分别设计60进制和24进制的计数器（或

12进制的计数器，并发出驱动AM.PM的标志信号）。各计数器输出的信号经译码器/驱动

器送到数字显示器对应的笔划段，使得“时”、“分”、“秒”得以数字显示。

第二节其他数字钟的设计原理图

1.2.1、参加整点报时电路

如图1-2：

图1-2

1.2.2、用555振荡器设计的数字钟

根据设计要求首先建立了一个根本数字钟电路系统的组成框图如图13所示由图可

知，电路的工作原理是：555振荡器产生的高脉冲信号，经分频器输出调节后产生标准秒脉

冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位

并且小时计数器按照24进制的规律计数。

时显示分显示秒显示

图1-3

第二章数字钟的经典设计方法

第一节振荡器的设计

2.1.1、振荡器的作用

振荡器用来产生时间的基准信号，是数字钟的核心，它的准确度直接关系到

电子钟的精度，因而一般选用石英晶体构成振荡器电路作为时基信号源，经过分频可得到一

时间脉冲信号，从而保证了走时的精度。

振荡器主要用来产生时间标准信号。数字钟的精度，主要取决于时间标准信号的频率及

其稳定度，所以要产生稳定的时标信号，一般采用石英晶体振荡器。

从数字钟的精度考虑，品振频率愈高，钟表的计时准确度就愈高。但这会使振荡器的耗

电量增大，分频器的级数也要增多。在确定频率时应当考虑这两方面的因素。我选用了成型

数字钟中使用的石英晶体频率fO=32768Hz。因其易购置、体积小、本钱低。

2.1.2、振荡器的电路

采用RC振荡器，该振荡器是由石英晶体、电阻、电容组成，其电路如图2-1所示。

第二节分频器的设计

2.2.1、分频器的作用

分频器能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完成。由于一个触发

器就是一个二分频，N个触发器就是2n个分频器。如果用计数器作分频器，就要按进制数

进行分频。例如十进制计数器就是十分频器，M进制计数器就为M分频器。

2.2.2、分频器的电路构成

石英晶体振荡器其频率为32768Hz,要想用该振荡器得到一个频率为1Hz的秒脉冲信

号，就需要用分频器进行分须，分频器的个数为215=32768Hz,N=15即有15个分频器。

这样就将一个频率为23768Hz的振荡信号降低为1Hz的计时信号，这样就满足了计时规律

的需求：60秒二1分钟，60分二1小时，24小时二1天。分频器可用JK触发器或计数器构

成。

振荡器输出32768Hz的基准信号，经由T触发器构成的15级异步计数器分频后，便可

得到1Hz的方波信号作为秒脉冲.秒信号发生器如图2-2所示

图2-2

2.2.3、整机电路所用振荡器

我选用了74LS161A来制作分频器，如图2-3所示：分频器由四个四位同步二进制计数

器连接而成，经过此分频器后将fO=32768Hz分频成lEz的秒脉冲。在整机电路中，为方便

电路的设计，可以选用两个74LS393〔双四位二进制计数器）来完成。（具体电路不予画出，

在整机电路中所用为两个74LS393所连接而成的分频器。）

-

w■

BM5H

--CL-K

6M■-

CLRcut»

即

即CLR

四

巳

抵

2在

」

R

门

WB

wN

f/%

llslut

图2-3

第三节计数器的设计

2.3.1计数器

把秒脉冲信号送入秒计数器个位的CP输入端，经过6级计数器，分别得到秒位、十位,

分个位、十位，以及时个位、十位的计时.秒、分计数器为60进制，时计数器为24进制.

2.3.2、二十四进制计数器

法一：24进制计数器如图2-4所示,当时个位计数器输入端CP来到第10个触发脉冲时,

该计数器归零,进位端QD5向时十位计数器输出进位信号.当第24个时脉冲（来自分计数器输

出的进位信号）到来时，十位计数的状态为0010,个位计数器的状态位0100,此时时十位计数

器的QB6和时个位计数器的QC5输出为1.两者相与后送到两计数器的清零端R0A和ROB,通

过74LS90内部的ROA和ROB与非后清零,完成24进制计数.

图2-424进制计数

法二：24进制计数还可以用两个74LS160（同步十进制加法计数器）来连接而成。原理为首

先将其连成100进制计数器，然后再连接成24进制加法计数器，选用的方法是置零法，此电

路如图2-5：

图2-5

2.3.3、六十进制计数器

六十进制加法计数器，采用两片中规模集成电路74LS160组成，同理可以用74LS160异

步清零端通过反应归零的方法来实现。也可以用74LS160异步置数法来实现，总之，方案很

多，可以通过比拟来选择。

本设计由两个74LS160和74LS00四个2输入与非门组成六十进制计数器，如图2-6所示。

IC7

记

皿

3

CO

对co

比5

巴

QI匐Q2

Q2巴O3

03国Q4

Q4

74LS160A

图2-6

由上图可知，其中个位计数器1C6接成十进制计数器，十位计数器IC5选择Q1与Q2

做反应端，经过与非门输出控制清零端CR\接成六进制计数器。个位与十位计数器之间采

用同步级联方式，将个位计数器的进位输出控制端ICO）接至十位计数器的计数容许端P,完

成个位对十位计数器的进位控制。秒信号脉冲作为计数脉冲输入到CP端。同理，由两个

74LS160和74LS00四2输入与非门，组成六十进制“分”计数器电路。

第四节译码和显示电路的设计

2.4.1、译码和显示电路

译码是将给定的代码进行翻译。计数器采用的码制不同，译码电路也不同。用气短发光

二级管来显示译码器输出的数字，显示器有两种：共阴极或共阳极显示。译码和显示电路将

“秒”、“分”、“时”计数器中每块集成电路的输出状态（8421BCD代码）翻译成七段数码管能

显示十进制数所要求的电信号，然后经过数码管，把相应的数字显示出来，译码器有多个型

号可供选择，如74LS248（可驱动共阴极数码管）、74LS247（可驱动共阳极数码管）、CD4511

等。

计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显

示出来，需用显示译码电路洛计数器的输出数码转换为数码显示器件所需要的输出逻辑和一

定的电流，一•般这种译码器通常称为7段译码显示驱动器.常用的7段译码显示驱动器有

74LS248o

2.4.2、74LS248和七段数码管组成的译码显示电路

本设计译码和显示电路由74LS248和七段数码管组成。数字钟的设计电路共需要六个

74LS248和六个七段数码管。六个七段数码管，随着秒脉冲不断的输入和计时的变化，连续

的进行时、分、秒计时显示。一个74LS248和一个七段数码管组成的电路如图2-7所示。

5VIIIT

IC11

IC10AMBERCC

BURBOa

RBIb

LTc

Ad

74LS248

图2-7

74LS248的译码输出端通过限流电阻（200欧）与数码管相连，以防电流过大烧坏发光二

极管。改变限流电阻的大小，可以改变发光二极管的亮度。

第五节校时电路的设计

2.5.1、校准电路

当数字电子钟出现走时误差时，需要对时间进行校准.实现校时电路的方法很多，如图

8-1所示电路即可作为时计数器或分计数器的校时电路。

现设用该电路作为分计数器的校时电路，图2-8中采用RS触发器作为无抖动开关.通过

开关K的接入位置，可以选择是将1Hz信号还是将来自秒计数器的进位信号送至分计数涔的

CP端.当开关K置于B端时，RS触发器的输出Q=1,Q=0,来自秒计数器的进位信号被送

至分计数器的CP端，分计数器正常工作；需要校正分计数器时，将开关K置于A端，这时RS

触发器的输Q=0,Q=l,1Hz信号被送至分计数器的CP端，分计数器在1Hz信号的作用下快速

计数，直至正确的时间，再将开关K置于B端，到达了校准时间的目的。

1Hz信号O--------------------------------

I&0~

\&t—

至分计数器的

CP端

数器的进位信号

图2-8

2.5.2、本实验的校时电路采用以下的电路

1.时、分时间校准电路

自动校时电路以校分为例，当把开关打到校分时，分计数器的计数脉冲CP不是接到六十

进制计数器的输出，而是直接接到分频电路的输出的标准的秒信号上，使得分计数器进行快

速的计数，从而到达自动校分的目的。可用门电路或触发器实现。

“时”时间校准电路如图2-9所示,由74LS08四2输入或门、74LS02四2输入或非门

组成。当校时开关处于校时位置，即接0电平，秒脉冲信号经或非门输出，再到或门输

出接时计数器的计数脉冲CP,控制时计时器计时，每秒加1,当计数器显示出校准的小时数

字时将开关置于5V接分计时器的进位信号，恢复时计数器的正常计数。

分时间校准电路与上诉电路相同。

图2-9图2-10

2.秒时间校准电路

秒时间校准电路如图2T0所示。当校秒开关处于校秒位置时，即接0电平，与门74LS08的

输出为0电平，秒计数器停止计数，当秒计数显示的时间与标准的秒时间相同时，将校秒开

关置于高电平，秒信号脉冲通过与门74LS08的输出作为计数脉冲输入，恢复秒计数正常的计

数。

第六节整点报时电路

2.6.1、整点报时电路

电路的设计要求在差10s为整点时开始每隔1s鸣叫一次，每次持续时间为1s,共鸣叫5

次，前4次为低音500Hz,最后一次为高音1kHz.因为分计数器和秒计数器从59min51s计数

到59min59s的过程中，只有秒个位计数器计数，分十位、分个位、秒十位计数器的状态不变，

分别为QD4QC4QB4QA4=010LQD3QC3QB3QA3=1001,QD2QC2QB2QA2=0101,所以QC4=QA4=

QD3=QA3=QC2=QA2=1不变.设Yl=QC4QA4QD3QA3QC2QA2,又因为在51,53,55,57s时

QA1=1,QD1=0,输出5001lz的信号f2;在59s时,QA1=1,QD1=1,输出1kHz信号fl,

由此可写出整点报时电路的逻辑表达式为：Y2=Y1QA可Dlfl+YlQAlQDlf2.用与非门实现,那

么整点报时电路如图2-n所示.

nf2

图2-11

整点报时电路图2-11中音响电路采用射极输出端,推动8的35喇叭.三极管基极串接1k

限流电阻，是为了防止电流过大损坏喇叭，在集电极也串接51限流电阻.三极管先用高频小

功率管即可。

第七节数字钟的整机电路

2.7.K整机电路

综上所诉，连接各局部的电路，可以得到数字钟的整机电路图，如下列图所示，图2T2

2.7.2\组装和调试要点

在实验箱上组装数字钟，组装时应严格按图连接引脚，注意走线整齐，布局合理，器件的悬

空端、清。端、置1端要正确处理.调试步骤和方法如下：

(1)用数字频率计测量晶体振荡器输出频率，用示波器观察波形.晶体振荡器输出频率应

为32768Hz,同时波形为矩形波.

(2)将频率为32768Hz的信号送入分频器各输入端，并用示波器检查各级分频器的输出频率

是否符合设计要求.

(3)将1秒信号分别送入时、分、秒计数器，检查各级计数器的工作情况，假设不正常，那

么可依次检查显示器、译码驱动器、计数器及计数器的反应归零电路.

(4)观察校时电路的功能是否满足校时要求.

(5)将时间调整到59min50s,观察报时电路能否准确报时.

(6)整机联调，使数字电子钟正常工作。

结论

本文利用组合逻辑电路和时序电路