CN113868986B 端口时延的约束方法、装置、电子设备、存储介质 （海光信息技术股份有限公司）

第一端口；针对多个第一端口中的每个第一端口：获取与第一端口对应的N个时序逻辑器件和N个时序逻辑器件和模块时钟信息，确定与第一端口相关联的至少一个时钟对象以及至少一个身，自动对各个模块的端口设置完备的端口约2获取与所述第一端口对应的N个时序逻辑器件和所述第一端口所属的模块对应的模块时钟信息，其中，所述N个时序逻辑器件中的每个时序逻辑器件与所述第一端口直接电连基于所述N个时序逻辑器件和所述模块时钟信息，确定与所述第一端口相关联的至少一个时钟对象以及所述至少一个时钟对象分别对应根据所述端口类型、所述至少一个时钟对象和所述至少一个对象信响应于所述第一端口不用于输入时钟信号，确定所述第一端口所属的模块包括的至少一获取与所述至少一个时序逻辑器件一一对应的至少一个器件时钟确定与所述第一端口相关联的至少一个时钟对象以及所述至少一个时钟对象分别对应的根据所述N个器件时钟信息，确定与所述第一端口相关联的所述至少一个时钟对象以个时钟对象对应的对象信息包括所述每个时钟对象36.根据权利要求5所述的方法，其中，所述触发沿信息包括第一触发沿或者第二触发所述第一端口设置针对所述每个时钟对象的其中，所述第一端口的端口时延包括所述至少一个时钟对象分别基于所述每个时钟对象对应的相位信息，确定所述每个时钟对象对应的延时调整参基于所述每个时钟对象对应的相位信息，确定所述每个时钟对象对应的延时调整参响应于所述第i个时钟对象的相位信息为第二相位，确4针对所述每个第二端口，将所述每个第二端口具有的预设端口所述处理单元包括信息获取子单元、时钟信息确定子单元、端口类所述信息获取子单元配置为获取与所述第一端口对应的N个时序逻辑器件和所述第一所述时钟信息确定子单元配置为基于所述N个时序逻辑器件和所述模块时钟信息，确定与所述第一端口相关联的至少一个时钟对象以及所述至少一个时钟对象分别对应的至所述端口类型确定子单元配置为确定所述第一端口的所述端口时延设置子单元配置为根据所述端口类型、所述至少一个时其中，所述计算机可执行指令被所述处理器运行时实现根据5对所述多个第一端口中的每个第一端口：获取与所述第一端口对应的N个时序逻辑器件和一端口所属的模块包括的至少一个时序逻辑器件中确定所述N个第一端口相关联的所述至少一个时钟对象以及所述至少一个时钟对象分别对应的至少一6中同时存在第一触发沿和第二触发沿，确定所述每个时钟对象对应的相位信息为第二相7[0015]本公开至少一实施例还提供一种端口时延的约束装置，应用于集成电路的设计，端口中的每个第一端口：所述信息获取子单元配置为获取与所述第一端口对应的N个时序于所述N个时序逻辑器件和所述模块时钟信息，确定与所述第一端口相关联的至少一个时所述处理器运行时实现根据本公开任一实施例所述的端口时延8技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件系也可能相应地改变。口时延包括输入端口的输入延时(inputdelay)和输出端口的输出延时(outputdelay)，寄存器R2和组合逻辑2。模块1中的寄存器R1的输出数据端口Q1经过组合逻辑1后与输出端9一级模块的输出延时和第二级模块的输入延时之和在一需要数据从寄存器R1的数据输出端Q1传输至寄存器R2的数据输入端D2的延时在一个时钟[0038]例如，当为输出端口A设置的端口时延(也即输出时延)为T1，时序约束要求T1+TQ1-A的值小于时钟源的1个时钟周期(TQ1-A为数据从寄存器R1的数据输出端Q1传输至输出端T2的值小于时钟源的1个时钟周期(TB-D2为数据从输出端口B传输至寄存器R2的数据输入端D2的时延)，则当数据从寄存器R1的数据输出端Q1传输至输出端口A的时延在T2的范围内，[0041]在第一个现有方案中，需要对每个端口的前后逻辑以及时序进行相对准确的预器件对输入信号的存储及输出信号的状态改变。组合逻辑器件指代数字电路设计中的与辑器件工作的时钟对象以及每个时序逻辑器件序路径的终点处的时序逻辑器件即为第一端口对应的N个时序逻辑器件；在第一端口为输钟对象的关联关系可以包括建立第一端口的名称、时钟对象的名称以及对象信息的数组，钟CLK2对应的触发沿信息包括上升沿和下降沿，确定时钟CLK2对应的相位信息为第二相[0088]例如，对于如图3A所示的输入端口1，所建立的端口与时钟之间的关联关系可以[0094]例如，对于如图3B所示的输出端口2，所建立的端口与时钟之间的关联关系可以[0103]根据前述内容，当时钟对象对应的触发沿同时存在第一[0106]对于输入端口1，由于其类型为输入端口，所设置的端口约束应当为输入延时延时调整参数为1，设置输入端口1针对时钟CLK1的时钟时延为Tin1，Tin1＝1*P*clk1_信息中的相位信息为第一相位时，延时调整参数包括但不限于1，其可以根据实际情况设[0112]对于输出端口2，由于其类型为输出端口，所设置的端口约束应当为输出延时延时调整参数为1，设置输出端口2针对时钟CLK1的时钟时延为Tout1，Tout1＝1*Q*clk1_延时调整参数为1，设置输出端口2针对时钟CLK2的时钟时延为Tout2，Tout2＝Q*clk2_口延时约束，还应当设置该端口的不同时钟对象之间的时序路径为伪时序路径(false逻辑器件的器件时序信息来建立端口和时钟对应的关联关系，进而为端口设置端口约束，计完成后的初次综合过程即可使用，在设计实现初期就能使模块端口尽量满足时序要求，[0138]例如，如图5所示，端口时延的约束装置500包括：端口获取单元501和处理单元[0142]时钟信息确定子单元5022配置为基于N个时序逻辑器件和模块时钟信息，确定与第一端口相关联的至少一个时钟对象以及至少一个时钟对象分别对应的至少一个对象信[0145]例如，信息获取子单元5021执行获取与第一端口对应的N个时序逻辑器件的操作与第一端口相关联的至少一个时钟对象以及至少一个时钟对象分别对应的至少一个对象联的至少一个时钟对象，以及至少一个时钟对象分别对应的至少一个对象信息的操作时，[0150]例如，端口时延设置子单元5024包括延时系数确定子单元和时钟时延设置子单的端口时延包括至少一个时钟对象分别对应的至少一器可以执行该代码和程序以实现如上所述的端口获取单元501和处理单元502的一些功能[0156]需要说明的是，端口获取单元501用于实现图2所示的步骤S10，信息获取子单元5021用于实现图2所示的步骤S20，时钟信息确定子单元5022用于实现图2所示的步骤S30，图2所示的步骤S50。从而关于端口获取单元501的具体说明可以参考上述端口时延的约束定子单元5022的具体说明可以参考上述端口时延的约束方法的实施例中图2所示的步骤S30的相关描述，关于端口类型确定子单元5023的具体说明可以参考上述端口时延的约束[0157]本公开至少一实施例还提供一种电子设备，图6为本公开至少一实施例提供的一算机可执行指令时，计算机可执行指令被处理器601运行时实现根据上述任一实施例所述[0161]例如，通信总线604可以是外设部件互连标准(PCI)总线或扩展工业标准结构失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失[0167]图7为本公开至少一实施例提供的一种非瞬时性计算机可读存储介质的示意图。例如，如图7所示，在存储介质700上可以非暂时性地存储一个或多个计算机可执行指令[0171](1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考[017