2026安徽合肥市微电子研究院有限公司社会招聘2人笔试历年常考点试题专练附带答案详解

2026安徽合肥市微电子研究院有限公司社会招聘2人笔试历年常考点试题专练附带答案详解一、单项选择题下列各题只有一个正确答案，请选出最恰当的选项（共30题）1、在CMOS工艺中，随着特征尺寸缩小，漏电流主要来源是？

A.栅极漏电B.亚阈值漏电C.结漏电D.隧道效应2、合肥微电子研究院重点发展的半导体材料中，属于第三代半导体的是？

A.硅(Si)B.锗(Ge)C.碳化硅(SiC)D.砷化镓(GaAs)3、在集成电路制造中，光刻工艺的核心分辨率公式为$R=k_1\lambda/NA$，提高分辨率的有效方法是？

A.增大$k_1$B.增大波长$\lambda$C.减小数值孔径$NA$D.减小波长$\lambda$4、关于MOSFET的工作原理，下列说法正确的是？

A.N沟道增强型MOS管在$V_{GS}<V_{th}$时导通

B.P沟道耗尽型MOS管在$V_{GS}=0$时截止

C.沟道形成取决于栅源电压$V_{GS}$

D.漏源电压$V_{DS}$决定沟道是否形成5、在数字电路设计中，建立时间(SetupTime)违例通常通过什么方式修复？

A.增加时钟频率B.插入缓冲器C.降低时钟频率D.减小数据路径延迟6、下列哪种缺陷检测技术最适合发现晶圆表面的微小颗粒污染？

A.X射线衍射B.光学表面扫描C.四探针测试D.霍尔效应测试7、在DRAM存储单元中，信息丢失的主要原因是？

A.隧穿效应B.电荷泄漏C.电磁干扰D.热噪声8、关于FinFET晶体管结构，相比传统PlanarMOSFET，其主要优势是？

A.制造工艺更简单B.栅极对沟道控制能力更强C.成本更低D.面积更大9、在半导体封装测试中，“老化测试”(Burn-in)的主要目的是？

A.筛选早期失效产品B.测试最高工作频率C.测量功耗D.检查外观缺陷10、下列哪项不是合肥市打造“芯屏汽合”产业地标中“芯”所指的重点领域？

A.存储芯片B.显示驱动芯片C.生物医药D.功率半导体11、在CMOS工艺中，随着特征尺寸缩小，漏电流主要受哪种效应影响显著增加？

A.短沟道效应

B.热电子效应

C.隧穿效应

D.闩锁效应12、合肥微电子研究院重点发展的MEMS传感器中，用于检测加速度的核心原理通常是？

A.压电效应

B.电容变化

C.光电效应

D.霍尔效应13、在集成电路制造中，光刻工艺分辨率提升的关键技术不包括？

A.浸没式光刻

B.多重曝光

C.增大光源波长

D.高数值孔径镜头14、关于半导体材料硅的特性，下列说法错误的是？

A.间接带隙半导体

B.室温下本征载流子浓度约为10^10/cm³

C.电子迁移率高于空穴迁移率

D.适合制作高效发光二极管15、在数字电路设计中，建立时间（SetupTime）违例通常通过什么方式修复？

A.增加时钟频率

B.插入缓冲器

C.减小时钟周期

D.优化组合逻辑路径延迟16、下列哪种存储技术属于非易失性存储器（NVM）？

A.SRAM

B.DRAM

C.Flash

D.Cache17、在模拟集成电路中，运算放大器的共模抑制比（CMRR）定义为？

A.差模增益与共模增益之比

B.共模增益与差模增益之比

C.输入阻抗与输出阻抗之比

D.带宽与增益之比18、关于FinFET晶体管结构，相比传统平面MOSFET的主要优势是？

A.制造工艺更简单

B.成本更低

C.更好的栅极控制能力

D.单面导电通道19、在PCB设计中，为了减少高速信号的电磁干扰（EMI），下列措施最有效的是？

A.增加走线长度

B.减小参考平面完整性

C.保持回路面积最小

D.使用单层板设计20、半导体洁净室等级Class100指的是？

A.每立方英尺空气中≥0.5μm微粒数不超过100个

B.每立方米空气中≥0.5μm微粒数不超过100个

C.每立方英尺空气中≥5μm微粒数不超过100个

D.温度控制在100华氏度21、在CMOS工艺中，随着特征尺寸缩小，下列哪种效应导致静态功耗显著增加？

A.短沟道效应

B.量子隧穿效应

C.热载流子注入

D.电迁移22、关于VerilogHDL中阻塞赋值（=）与非阻塞赋值（<=）的区别，下列说法正确的是？

A.阻塞赋值用于时序逻辑

B.非阻塞赋值在语句执行结束时更新变量

C.阻塞赋值可避免竞争冒险

D.两者在仿真中无区别23、在集成电路测试中，“故障覆盖率”是指？

A.测试向量覆盖的输入组合比例

B.检测到故障占所有可能故障的比例

C.芯片良品率

D.测试时间占总生产时间的比例24、下列哪种存储器具有非易失性且支持字节级擦写？

A.DRAM

B.SRAM

C.EEPROM

D.FlashMemory25、在SOC设计中，AMBA总线协议中用于高性能系统互联的主要总线是？

A.APB

B.AHB

C.AXI

D.I2C26、关于MOSFET的阈值电压（Vth），下列说法错误的是？

A.Vth随温度升高而降低

B.衬底偏置效应会使Vth绝对值增大

C.短沟道效应会导致Vth滚降

D.Vth与栅氧化层厚度无关27、在数字电路后端设计流程中，CTS指的是？

A.布局布线

B.时钟树综合

C.静态时序分析

D.物理验证28、下列哪种技术主要用于降低动态功耗？

A.电源门控

B.多阈值电压单元

C.时钟门控

D.体偏置技术29、在半导体制造中，光刻工艺的分辨率极限由瑞利判据决定，公式为CD=k1·λ/NA，其中NA代表？

A.数值孔径

B.光源波长

C.工艺因子

D.焦深30、关于FPGA与ASIC的比较，下列说法正确的是？

A.FPGA单位成本更低，适合大规模量产

B.ASIC开发周期短，风险低

C.FPGA功耗通常高于同功能ASIC

D.ASIC灵活性高于FPGA二、多项选择题下列各题有多个正确答案，请选出所有正确选项（共15题）31、在CMOS集成电路制造工艺中，下列属于关键光刻步骤的是？

A.有源区定义B.栅极形成C.接触孔刻蚀D.金属互连E.晶圆清洗32、关于MOSFET器件特性，下列说法正确的有？

A.NMOS载流子为电子B.PMOS迁移率高于NMOSC.阈值电压受衬底bias影响D.沟道长度调制效应导致输出电阻有限E.亚阈值斜率理想值为60mV/dec33、在数字集成电路设计中，降低动态功耗的有效措施包括？

A.降低电源电压B.减小负载电容C.降低工作频率D.增加晶体管尺寸E.使用多阈值电压技术34、下列关于半导体材料硅（Si）的特性描述，正确的有？

A.间接带隙半导体B.室温禁带宽度约1.12eVC.电子迁移率高于空穴D.本征载流子浓度随温度升高而降低E.可通过掺杂改变导电类型35、在IC版图设计中，遵循设计规则（DesignRules）的主要目的包括？

A.保证光刻分辨率B.防止短路和断路C.优化器件性能D.确保制造良率E.减少芯片面积36、关于锁存器（Latch）与触发器（Flip-Flop）的区别，下列说法正确的有？

A.锁存器是电平敏感B.触发器是边沿敏感C.锁存器易产生透明传输问题D.触发器时序分析更简单E.两者均为组合逻辑电路37、在微电子测试中，参数测试（ParametricTest）通常包括哪些内容？

A.开路/短路测试B.直流参数测试C.交流参数测试D.功能测试E.可靠性筛选38、下列关于FinFET晶体管优势的描述，正确的有？

A.更好的栅极控制能力B.抑制短沟道效应C.漏电流更低D.制造工艺比PlanarMOSFET简单E.驱动电流能力更强39、在SoC设计中，IP核复用的优势包括？

A.缩短开发周期B.降低设计风险C.提高设计灵活性D.增加芯片面积E.降低研发成本40、关于静电放电（ESD）防护设计，下列措施有效的有？

A.使用GGNMOS结构B.增加电源钳位电路C.在I/O端口串联电阻D.减小栅氧化层厚度E.布局时远离敏感电路41、在CMOS集成电路设计中，关于静态功耗与动态功耗的描述，下列哪些是正确的？

A.静态功耗主要由漏电流引起

B.动态功耗与负载电容成正比

C.降低电源电压可同时降低两种功耗

D.翻转频率越高，动态功耗越大42、关于VerilogHDL语言中阻塞赋值（=）与非阻塞赋值（<=）的区别，下列说法正确的是？

A.阻塞赋值在语句结束时立即更新变量值

B.非阻塞赋值在时序块结束时统一更新变量值

C.组合逻辑建模推荐使用阻塞赋值

D.时序逻辑建模推荐使用非阻塞赋值43、在半导体制造工艺中，光刻环节的关键性能指标包括哪些？

A.分辨率

B.套刻精度

C.产率（Throughput）

D.焦深44、关于MOSFET晶体管的工作区域，下列描述正确的有？

A.截止区：Vgs<Vth，无沟道形成

B.线性区：Vgs>Vth且Vds<Vgs-Vth

C.饱和区：Vgs>Vth且Vds≥Vgs-Vth

D.击穿区：Vds过大导致器件损坏45、在数字电路测试中，常见的故障模型包括哪些？

A.stuck-at-0故障

B.stuck-at-1故障

C.桥接故障

D.开路故障三、判断题判断下列说法是否正确（共10题）46、在CMOS工艺中，静态功耗主要来源于漏电流，因此随着制程节点缩小，静态功耗占比通常会增加。（对/错）A.对B.错47、VerilogHDL中，阻塞赋值（=）和非阻塞赋值（<=）在时序逻辑建模中可以随意互换，不影响综合结果。（对/错）A.对B.错48、建立时间（SetupTime）违例可以通过提高工作时钟频率来修复。（对/错）A.对B.错49、IC设计中，DRC（设计规则检查）主要验证电路的逻辑功能是否正确。（对/错）A.对B.错50、在SOC设计中，AMBA总线协议中的AXI相比AHB，支持更高的吞吐量和并发操作。（对/错）A.对B.错51、FinFET晶体管结构相比传统PlanarMOSFET，能更有效地抑制短沟道效应。（对/错）A.对B.错52、在数字后端流程中，CTS（时钟树综合）的主要目标是最小化时钟偏斜（Skew）和插入延迟。（对/错）A.对B.错53、SRAM存储器相比DRAM，具有集成度高、成本低但需要定期刷新的特点。（对/错）A.对B.错54、电磁兼容性（EMC）设计中，接地不良是导致电路辐射发射超标的主要原因之一。（对/错）A.对B.错55、在半导体封装测试中，CP测试（晶圆测试）通常在封装完成后进行，以筛选不良品。（对/错）A.对B.错

参考答案及解析1.【参考答案】B【解析】随着制程节点微缩，阈值电压降低，亚阈值漏电流成为静态功耗的主要来源。虽然栅极漏电和带带隧道效应在极小节点下也显著，但在常规微电子制造考点中，亚阈值导电是衡量器件关断状态性能的关键指标，直接影响芯片待机功耗。2.【参考答案】C【解析】第一代半导体以硅、锗为主；第二代以砷化镓、磷化铟为主；第三代半导体主要包括碳化硅(SiC)和氮化镓(GaN)，具有宽禁带、高击穿电场等特性，适用于高压、高频、高温场景，是当前产业热点。3.【参考答案】D【解析】根据瑞利判据，分辨率$R$与波长$\lambda$成正比，与数值孔径$NA$成反比。要提高分辨率（即减小$R$值），需减小波长$\lambda$（如从KrF转向ArF或EUV）、增大$NA$或优化工艺因子$k_1$。4.【参考答案】C【解析】MOSFET的沟道形成主要由栅源电压$V_{GS}$控制。对于N沟道增强型，当$V_{GS}>V_{th}$时才形成反型层导通；P沟道耗尽型在$V_{GS}=0$时通常已存在沟道。$V_{DS}$主要影响漏极电流大小及工作区域（线性或饱和）。5.【参考答案】D【解析】建立时间违例意味着数据到达太晚。修复方法包括：优化逻辑以减少组合逻辑延迟、使用更快的单元、调整时钟偏斜或降低时钟频率（给更多周期时间）。插入缓冲器通常用于修复保持时间违例或驱动能力不足。6.【参考答案】B【解析】光学表面扫描利用激光散射原理，能高效检测晶圆表面的颗粒、划痕等微观缺陷。X射线用于晶体结构分析；四探针和霍尔效应用于测量电阻率和载流子浓度，均不适用于表面颗粒检测。7.【参考答案】B【解析】DRAM利用电容存储电荷表示数据。由于电容存在漏电流，电荷会随时间逐渐泄漏，导致数据丢失，因此需要定期刷新（Refresh）。这是DRAM区别于SRAM（静态随机存取存储器）的主要特征。8.【参考答案】B【解析】FinFET采用三维立体结构，栅极从三面包裹沟道，显著增强了栅极对沟道静电的控制能力，有效抑制短沟道效应和漏电流，从而允许器件进一步微缩并提升性能，尽管其工艺更复杂、成本更高。9.【参考答案】A【解析】老化测试是在高温、高电压条件下长时间运行芯片，旨在加速潜在缺陷的暴露，筛选出具有“婴儿死亡率”特征的早期失效产品，从而提高出厂产品的可靠性。10.【参考答案】C【解析】合肥“芯”产业主要聚焦于集成电路设计与制造，包括DRAM/NAND存储芯片（如长鑫存储）、显示驱动芯片、功率半导体等。生物医药属于“合”（融合创新）或其他独立产业板块，不属于微电子核心范畴。11.【参考答案】C【解析】随着制程节点进入纳米级，栅氧化层厚度极薄，电子直接穿过势垒的概率增加，导致栅极漏电流主要由量子隧穿效应主导。短沟道效应主要影响阈值电压滚降；热电子效应影响器件可靠性；闩锁效应是寄生晶闸管触发。因此，漏电流显著增加主要归因于隧穿效应。故选C。12.【参考答案】B【解析】主流MEMS加速度计多采用梳齿结构，当质量块因加速度发生位移时，固定电极与可动电极间的距离或重叠面积改变，引起电容变化，通过检测电容值推算加速度。压电效应常用于压力或振动传感器；光电效应用于光探测；霍尔效应用于磁场检测。电容式具有灵敏度高、温度稳定性好等优势。故选B。13.【参考答案】C【解析】根据瑞利判据，分辨率与光源波长成正比，与数值孔径成反比。为提高分辨率，需减小波长（如从KrF到ArF再到EUV）、增大数值孔径（如浸没式技术）或使用多重曝光技术突破衍射极限。增大光源波长会导致分辨率降低，与提升分辨率的目标背道而驰。故选C。14.【参考答案】D【解析】硅是间接带隙半导体，电子跃迁需要声子参与，辐射复合概率极低，因此发光效率极差，不适合制作LED或激光器，通常使用砷化镓等直接带隙材料。硅确实是间接带隙，室温本征载流子浓度约1.5×10^10/cm³，且电子迁移率（约1350cm²/Vs）远高于空穴（约480cm²/Vs）。故选D。15.【参考答案】D【解析】建立时间违例意味着数据在时钟沿到来前未稳定，即数据路径延迟过大。修复方法包括：优化组合逻辑以减少延迟、降低时钟频率（增大周期）、使用更快单元或调整时钟偏斜。插入缓冲器通常用于修复保持时间违例或驱动能力不足，可能会增加延迟从而恶化建立时间。故选D。16.【参考答案】C【解析】非易失性存储器在断电后仍能保留数据。Flash（闪存）利用浮栅存储电荷，断电不丢失数据，属于NVM。SRAM（静态随机存取存储器）和DRAM（动态随机存取存储器）以及Cache（高速缓存，通常由SRAM构成）均为易失性存储器，断电后数据立即丢失。故选C。17.【参考答案】A【解析】共模抑制比（CMRR）是衡量运放抑制共模信号能力的重要指标，定义为差模电压增益（Ad）与共模电压增益（Ac）之比的绝对值，通常用分贝表示。CMRR越高，说明运放对共模干扰（如噪声）的抑制能力越强。理想运放的共模增益为零，CMRR为无穷大。故选A。18.【参考答案】C【解析】FinFET（鳍式场效应晶体管）将沟道竖立起来，栅极从三面包裹沟道，相比平面MOSFET的单面栅控，显著增强了对沟道电荷的控制能力，有效抑制短沟道效应和漏电流，允许进一步微缩尺寸。但其制造工艺更复杂，成本更高，且拥有三面导电通道而非单面。故选C。19.【参考答案】C【解析】根据麦克斯韦方程组，辐射强度与电流回路面积成正比。保持信号线与其回流路径（参考平面）紧密耦合，使回路面积最小，能显著降低电感及辐射发射。增加走线长度会增加天线效应；破坏参考平面会导致回流路径曲折，增大回路面积；单层板缺乏完整参考平面，EMI性能最差。故选C。20.【参考答案】A【解析】洁净室等级（如联邦标准209E）通常以每立方英尺空气中特定粒径（通常为0.5微米）的最大允许微粒数来命名。Class100意味着每立方英尺空气中，直径大于或等于0.5微米的微粒数量不超过100个。这是微电子制造中对关键工艺区域的常见要求。故选A。21.【参考答案】B【解析】随着制程节点进入纳米级，栅氧化层极薄，电子通过量子隧穿效应穿过势垒的概率大幅增加，导致栅极漏电流急剧上升，从而显著增加静态功耗。短沟道效应主要影响阈值电压和驱动能力；热载流子注入影响器件可靠性；电迁移影响互连线寿命。因此，量子隧穿是深亚微米下静态功耗激增的主因。22.【参考答案】B【解析】非阻塞赋值（<=）在过程块结束时统一更新左值，适合描述时序逻辑，能有效避免仿真中的竞争冒险。阻塞赋值（=）立即更新左值，适合组合逻辑。若在时序逻辑中使用阻塞赋值，可能导致仿真与综合结果不一致。因此，B选项正确描述了非阻塞赋值的特性，A、C错误，D显然错误。23.【参考答案】B【解析】故障覆盖率是衡量测试有效性的关键指标，定义为测试图案能够检测出的故障数量占总注入故障模型数量的百分比。它直接反映测试发现缺陷的能力。A项指输入空间覆盖；C项是良率；D项是测试效率指标。高故障覆盖率意味着更少的缺陷芯片流出，通常要求达到95%以上。24.【参考答案】C【解析】DRAM和SRAM均为易失性存储器，断电数据丢失。FlashMemory虽为非易失性，但通常以块或扇区为单位擦除，不支持单字节擦写。EEPROM（电可擦可编程只读存储器）是非易失性的，且支持按字节进行擦除和写入，适用于需要频繁修改少量数据的应用场景，如配置参数存储。25.【参考答案】C【解析】AXI（AdvancedeXtensibleInterface）是AMBA规范中针对高性能、高时钟频率系统设计的总线协议，支持乱序执行、独立读写地址通道等特性，广泛应用于现代SOC主干互联。APB用于低速外设；AHB是早期高性能总线，已逐渐被AXI取代；I2C是串行通信接口，非片上主干总线。AXI的高带宽和低延迟特性使其成为主流选择。26.【参考答案】D【解析】阈值电压Vth与栅氧化层厚度密切相关。根据公式，Vth包含与氧化层电容相关的项，氧化层越薄，栅控能力越强，Vth受影响越大。A正确，温度升高载流子本征浓度增加，Vth降低；B正确，反偏衬底电压增加耗尽层电荷，使Vth绝对值增大；C正确，短沟道下源漏电荷分享导致Vth降低。故D说法错误。27.【参考答案】B【解析】CTS（ClockTreeSynthesis）即时钟树综合，是后端设计的关键步骤，旨在构建低偏斜（Skew）和低延迟的时钟网络，确保时钟信号同步到达各个寄存器。布局布线（Place&Route）包含放置和布线两个阶段；静态时序分析（STA）用于验证时序；物理验证（PV）检查DRC/LVS。CTS直接影响芯片性能和功耗。28.【参考答案】C【解析】动态功耗主要由开关活动引起，公式为P=αCV²f。时钟门控通过关闭闲置模块的时钟信号，降低翻转率α，从而有效降低动态功耗。电源门控和多阈值电压主要用于降低静态漏电功耗；体偏置技术用于调节Vth以平衡性能与功耗。因此，针对动态功耗，时钟门控是最直接有效的手段。29.【参考答案】A【解析】瑞利判据公式中，CD为临界尺寸，k1为工艺相关系数，λ为光源波长，NA为数值孔径（NumericalAperture）。NA反映了镜头收集光线的能力，NA越大，分辨率越高。提高NA和缩短λ是提升光刻分辨率的主要途径。EUV光刻即通过极短波长（13.5nm）实现纳米级制程。B、C、D均不符合NA定义。30.【参考答案】C【解析】FPGA基于可编程逻辑单元，存在大量冗余结构和配置SRAM，导致同功能下面积更大、功耗更高。ASIC针对特定应用定制，优化了路径和结构，功耗低、面积小、单位成本低，适合大规模量产，但开发周期长、成本高、不可重构。FPGA优势在于灵活性和快速上市。因此，A、B、D描述均相反，C正确。31.【参考答案】ABCD【解析】光刻是IC制造核心工艺。有源区、栅极、接触孔及金属互连均需通过光刻胶图形化来定义区域，随后进行刻蚀或注入。晶圆清洗属于湿法清洗工艺，旨在去除污染物，不属于光刻步骤。故选ABCD。32.【参考答案】ACDE【解析】NMOS多数载流子为电子，迁移率通常高于PMOS的空穴，故B错。体效应表明阈值电压随衬底偏压变化，C对。沟道长度调制使Ids随Vds增加，输出电阻非无穷大，D对。室温下亚阈值斜率极限约为60mV/dec，E对。故选ACDE。33.【参考答案】ABC【解析】动态功耗公式P=αCV²f。降低电压V、电容C和频率f均可直接降低功耗，故ABC正确。增加晶体管尺寸通常会增大寄生电容，反而增加功耗，D错。多阈值电压主要用于降低静态漏电功耗，虽间接相关但非直接针对动态功耗公式项，通常归类为低功耗设计技术，但在严格区分动/静态时，ABC最为直接。故选ABC。34.【参考答案】ABCE【解析】硅是间接带隙半导体，A对。室温下禁带宽度约为1.12eV，B对。硅中电子迁移率确实高于空穴，C对。本征载流子浓度随温度升高呈指数增加，D错。掺杂可形成N型或P型半导体，E对。故选ABCE。35.【参考答案】ABD【解析】设计规则是连接设计与制造的桥梁，主要目的是确保图形能被正确制造（光刻分辨率），避免电气故障（短路/断路），从而保证良率。虽然优化性能和面积是设计目标，但不是制定最小线宽等基础设计规则的直接或主要目的，那些更多依赖于器件物理和电路拓扑。故选ABD。36.【参考答案】ABCD【解析】锁存器对电平敏感，触发器对时钟边沿敏感，AB对。锁存器在使能期间输入直接传至输出，存在透明性，可能导致时序违例，C对。触发器因边沿触发，时序路径明确，分析相对规范，D对。两者均包含反馈回路，属于时序逻辑电路，非组合逻辑，E错。故选ABCD。37.【参考答案】BC【解析】参数测试主要关注器件的电气特性指标。直流参数如漏电流、阈值电压，交流参数如延迟时间、建立保持时间，均属此类，BC对。开路/短路测试属于连通性测试，功能测试验证逻辑功能，可靠性筛选属于老化测试，虽均为测试环节，但不归类于典型的“参数测试”范畴。故选BC。38.【参考答案】ABCE【解析】FinFET采用三维结构，栅极从三面包裹沟道，增强了控制力，有效抑制短沟道效应，降低漏电，并因多面导电提升驱动电流，ABCE对。但其3D结构使得制造工艺比传统平面MOSFET更复杂，成本更高，D错。故选ABCE。39.【参考答案】ABCE【解析】复用经过验证的IP核可避免重复设计，显著缩短周期、降低成本和风险，ABE对。模块化设计也提高了系统集成的灵活性，C对。虽然IP核可能包含冗余逻辑导致面积略增，但这并非其“优势”，且现代IP优化良好，面积增加不是主要特征或优点，D不选。故选ABCE。40.【参考答案】ABCE【解析】GGNMOS是常用ESD保护器件，A对。电源钳位可泄放整体电荷，B对。串联电阻可限制峰值电流，C对。ESD器件应靠近引脚并远离敏感内部电路以提供首要保护，E对。减小栅氧化层厚度会降低击穿电压，使器件更易受损，不利于ESD防护，D错。故选ABCE。41.【参考答案】ABCD【解析】CMOS电路功耗分为静态和动态两部分。静态功耗主要源于亚阈值漏电流等，A正确。动态功耗公式为P=αCV²f，与负载电容C、电压平方V²及频率f成正比，故B、D正确。降低电源电压V，既减小了漏电流（指数级），也降低了动态功耗（平方级），因此C正确。综上，全选。42.【参考答案】ABCD【解析】阻塞赋值（=）是顺序执行的，当前语句执行完才执行下一条，适合描述组合逻辑，A、C正确。非阻塞赋值（<=）是并行执行的，右值在块开始时计算，左值在块结束时更新，能有效避免竞争冒险，适合描述时序逻辑，B、D正确。混合使用易导致仿真与综合不一致，应遵循上述原则。43.【参考答案】ABCD【解析】光刻是芯片制造核心步骤。分辨率决定最小特征尺寸，A正确。套刻精度影响多层图形对准，B正确。产率决定生产效率，C正确。焦深影响工艺窗口大小，关系到成像质量稳定性，D正确。这四个指标共同决定了光刻机的性能和工艺可行性，均为关键指标。44.【参考答案】ABCD【解析】MOSFET主要有三个工作区。当栅源电压小于阈值电压时，处于截止区，A正确。当栅源电压大于阈值且漏源电压较小时，处于线性（欧姆）区，表现为电阻特性，B正确。当漏源电压增大到一定程度，沟道夹断，进入饱和区，电流恒定，C正确。若电压超过极限，会发生雪崩击穿等，D正确。45.【参考答案】ABCD【解析】故障模型用于模拟物理缺陷。Stu