《半导体存储器与可编程器件》-第3章 逻辑门电路

3.1.1逻辑门电路概述一、数字电路的分类二、高、低电平与正、负逻辑3.1.1逻辑门电路概述1．数字电路按组成的结构可分为分立元件电路和集成电路两大类。2．按电路所用器件的不同，数字电路又可分为双极型和单极型电路。其中双极型电路有DTL、TTL、ECL、IIL、HTL等多种，单极型电路有JFET、NMOS、PMOS、CMOS四种。3．根据电路逻辑功能的不同，又可分为组合逻辑电路和时序逻辑电路两大类。3.1.1逻辑门电路概述1、高电平和低电平：高电平和低电平是两种状态，是两个不同的可以截然区别开来的电压范围。如图3-1所示，2.4～5V范围内的电压，都称为高电平，用UH表示。0～0.8V范围内的电压，都称为低电平，用UL表示。2、正逻辑和负逻辑：用1表示高电平，用0表示低电平，称为正逻辑。用1表示低电平，用0表示高电平，称为负逻辑。图3-13.1.2半导体的开关特性一、二极管的的开关特性二、二极管开关参数三、三极管的的开关特性四、三极管的的开关参数五、MOS管开关特性六、MOS管主要开关参数3.1.2半导体的开关特性当二极管加上正向电压时，二极管导通，相当于开关接通；当二极管加上反向电压时，二极管截止。二极管的开关特性有静态开关特性和动态开关特性之分。理想开关的静态特性：断开时，其等效电阻ROFF＝∞，通过其中的电流Ioff＝0；闭合时，其等效电阻Ron＝0，其两端电压UD＝0；。理想开关的动态特性：开通时间ton＝0，关断时间toff＝0。实际使用中，要注意两个问题:一是反向恢复时间。二是正向导通压降。3.1.2半导体的开关特性二极管主要开关参数如下：1．最大平均电流最大平均电流是指管子长期使用时允许通过的最大正向平均电流。使用时注意二极管的电流不能大于这个数值，否则二极管过热而损坏。2．最高反向工作电压最高反向工作电压是指二极管反向工作电压的最大允许值。一般手册上给出的最高反向工作电压约为击穿电压的一半，以确保管子安全工作。3．反向饱和电流反向饱和电流指最大反向工作电压下的反向电流值。反向饱和电流越小，单向导电性越好。4．反向恢复时间反向恢复时间在一定负载条件下，二极管从正向电流变化到定值的晾反向电流时所需要的时间。3.1.2半导体的开关特性三、三极管的的开关特性晶体三极管有三个工作区：放大区，截止区和饱和区。在数字电路中，三极管工作在截止区或饱和区，起开关作用。晶体三极管的开关特性分为静态开关特性和动态开关特性3.1.2半导体的开关特性1、三极管静态开关特性①、截止状态如图3-2所示，三极管截止，UCE≈UCC。对硅管来说，UBE<0.5V(死区电压)就开始截止了，但三极管作开关管用时，为保证可靠截止，常使UBE≤0。三极管截止时的特点是集电结与发射结均为反向偏置。图3-2三极管工作在放大状态3.1.2半导体的开关特性1、三极管静态开关特性②、饱和状态如图3-3所示，三极管失去电流放大作用。UCE＝UCES＝0.3V，这时称为深度饱和。作开关使用时，必须进入深度饱和区。发射结和集电结都处于正向偏置；图3-3三极管工作在饱和状态3.1.2半导体的开关特性③、放大状态三极管工作于放大状态时，其特征是发射结处于正向偏置，集电结处于反向偏置这时3.1.2半导体的开关特性2、三极管动态特性三极管动态特性如图3-5所示。(1)延迟时间td：从输入信号正跳变开始，到ic上升为0.1Ics。所需要的时间。(2)上升时间tr：指ic从0.1Ics上升到0.9Ics所需要的时间。(3)存储延迟时间ts：指从信号负跳变开始，到ic下降到0.9Ics所需要的时间。(4)下降延迟时间tf：指ic从0.9Ics下降到0.1Ics所用的时间。图3-5晶体三极管动态特性3.1.2半导体的开关特性五、MOS管开关特性1、MOS管基本知识①．N沟道增强型MOS管的结构、基本电路及图形符号图3-6(c)N沟道MOS管的基本电路

图3-6(a)N沟道增强型MOS管的结构示意图图3-6(b)是N沟道MOS管的图形符号3.1.2半导体的开关特性五、MOS管开关特性1、MOS管基本知识①．P沟道增强型MOS管的结构、基本电路及图形符号图3-7(c)P沟道MOS管的基本电路

图3-7(a)P沟道增强型MOS管的结构示意图图3-7(b)是P沟道MOS管的图形符号

3.1.2半导体的开关特性2、增强型MOS管的开关作用①．截止条件及等效电路

UGS小于开启电压UT。等效电路如图3-8(b)所示。②．导通条件及等效电路

UGS大于开启电压UT，等效电路如图3-8(c)所示。

图3-8(b)图3-8(c)3.1.2半导体的开关特性③．开关时间

MOS管的开关速度比晶体三极管低。图3-9NMOS管动态开关特性3.1.2半导体的开关特性3、MOS管转移特性曲线

(a)为N沟道增强型MOS管图3-10增强型MOS管的转移特性(b)为P沟道增强型MOS管3.1.2半导体的开关特性六、主要开关参数如下：①导通电阻：UGS为某一固定值条件下，漏源电压的变化量ΔUDS与漏源电流变化量ΔID之比值，一般MOS管的RON约为几百欧姆。，②截止电阻：截止电阻指|UGS|<|UT|时，ID=0，此时管子呈现的等效电阻一般约为1013欧姆量级。③跨导gm：跨导gm表示UDS在某一固定条件下，漏极电流变化量ΔID与栅源电压变化量ΔUGS之比值，它表示栅源电压对漏极电流的控制能力，是反映管子放大性能的重要参数。一般在零点几到几mA/V范围内。④开启电压UT：开启电压UT它是指开始形成导电沟道所需的栅源电压。NMOS管UT为正值，PMOS管的UT为负值。⑤输入电容：输入电容主要是MOS管的栅极与衬底的电容，也包括栅源和栅漏间电容。通常它们是在微微法数量级。在数字电路中，MOS管的动态特性，即开关速度是受这些电容充、放电过程制约的。

3.2.1逻辑关系

一、“与”逻辑关系当决定某一事件的各个条件全部具备时，这件事才会发生，否则这件事就不会发生，这样的因果关系称为“与”逻辑关系。如图3-11中，若以F代表电灯，A、B、C代表各个开关，我们约定:开关闭合为逻辑“1”，开关断开为逻辑“0”；电灯亮为逻辑“1”，电灯灭为逻辑“0”。从图3-11可知，由于A、B、C三个开关串联接入电路，只有当开关A、B、C都闭合时灯F才会亮，这时F和A、B、C之间便存在“与”逻辑关系。

图3-11“与”逻辑关系3.2.1逻辑关系

表示逻辑关系的方法:1、用逻辑符号表示。“与”逻辑关系的逻辑符号如图3-12所示。2、用逻辑关系式表示。F＝A·B·C3、用真值表表示。如表3-1所示。

图3-12“与”逻辑符号表3-1“与”逻辑关系真值表3.2.1逻辑关系

二、“或”逻辑关系“或”逻辑关系是指：当决定事件的各个条件中只要有一个或一个以上具备时事件就会发生，这样的因果关系称为“或”逻辑关系。图3-13中，由于各个开关是并联的，只要开关A、B、C中任一个开关闭合(条件具备)，灯就会亮(事件发生)F＝l，这时F与A、B、C之间就存在“或”逻辑关系。

图3-13“或”逻辑关系3.2.1逻辑关系

表示逻辑关系的方法:1、用逻辑符号表示。“或”逻辑关系的逻辑符号如图3-14所示。2、用逻辑关系式表示。F＝A＋B＋C3、用真值表表示。如表3-2所示。

图3-13“或”逻辑关系表3-2“或”逻辑关系真值表3.2.1逻辑关系

三、“非”逻辑关系“非”逻辑关系是指：决定事件只有一个条件，当这个条件具备时事件就不会发生；条件不存在时，事件就会发生。这样的关系称为“非”逻辑关系。如图3-15中只要开关A闭合(条件具备)，灯就不会亮(事件不发生)F＝0，开关打开A＝0，灯就亮F＝l。这时A与F之间就存在“非”逻辑关系。

图3-15“非”逻辑关系表示逻辑关系的方法:1、用逻辑符号表示。“非”逻辑关系的逻辑符号如图3-16所示。2、“非”逻辑关系式可表示成F＝3、“非”逻辑关系的真值表如表3-3所示。3.2.1逻辑关系

图3-16“非”逻辑符号表3-3“非”逻辑关系的真值表四、“与非”逻辑关系只有输入全部为1时，输出才为0，否则输出为1。F＝它是与逻辑和非逻辑的组合，其运算顺序是先与后非。五、“或非”逻辑关系只有全部输入都是0时，输出才为1，否则输出为0。F＝它是或逻辑和非逻辑的组合，其运算顺序是先或后非。六、“异或”逻辑关系当两个输入端相反时，输出为1，输入相同时，输出为0。F＝AB七、“同或”逻辑关系当两个输入端输入相同时，输出为1；当两个输入端输入相反时，输出为0。F＝A⊙B3.2.1逻辑关系

表3-4几种常用复合逻辑关系3.2.1逻辑关系

一、二极管“与”门电路二极管“与”门电路如图3-17所示。3.2.2与门、或门和非门电路

图3-17二极管“与”门电路二、二极管“或”门电路二极管“或”门电路如图3-18所示。与图3-17比较可见，这里采用了负电源，且二极管采用负极并联，经电阻R接到负电源U。3.2.2与门、或门和非门电路

图3-18二极管“或”门电路三、三极管“非”门电路三极管“非”门电路如图3-19所示。“非”门也叫反门，或叫反相器。3.2.2与门、或门和非门电路

图3-19三极管“非”门电路

在实际中可以将前面所讲的基本逻辑电路组合起来，构成组合逻辑电路，以实现各种逻辑功能。图3-20就是“与”门、“或”门、“非”门电路结合组成的“与非”门电路和“或非”门电路。3.2.3其它门电路

图3-20“与非”门电路和“或非”门电路一、电路组成及符号图3.21(a)所示为典型TTL与非门的电路结构。图中输入级T1是一个多发射极三极管，其等效电路如图3.21(b)所示，T2为反相级，T3、T4、T5为输出级。3.3.1TTL与非门的工作原理

TTL的等效电路图图3.21典型TTL与非门TTL与非门电路图3.21典型TTL与非门二、电路的工作原理如下：1、输入端信号有低电平时：如UA＝0.3V，UB＝3.6V(或悬空)，(即A＝0，B＝1)，则对应于A端的T1管的发射结导通。T1管基极电压UB1被钳定在UB1＝UB+UBEA＝0.3＋0.7=lV。该电压不足以使T1管集电极、T2及T5导通(因为3个PN结需要3×0.7＝2.1V电压才能导通)，所以T2及T5管截止。由于T2截止，UC2约为5V，所以T3、T4管导通。由于IB3很小，故可忽略R2上的电压UR2＝R2×IB3，输出端的电位为：UF≈5－0.7－0.7＝3.6V，即输入端有电平时，输出为高电平。F＝13.3.1TTL与非门的工作原理

2、输入端信号全为高电平时：如UA＝UB＝3.6V(A＝B＝1)，则T2、T5导通，T1管的基极电压UB1被钳定在UB1＝UBC1+UBE2+UBE5＝0.3×0.7=2.1V。于是T1的发射结反偏截止，电源VCC经过R1、T1的集电结向T2、T5提供基极电流，于是T2、T5管饱和，输出电压为UF＝UCES≈0.3V，故输入全为高电平时，输出为低电平。电路的输入和输出之间符合与非逻辑，即。由于这种集成门电路的结构形式采用了半导体三极管，其“与”功能和“非”功能都是用半导体三极管实现的，所以一般称为晶体管-晶体管逻辑与非门电路，简称TTL与非门。3.3.1TTL与非门的工作原理

一、TTL与非门的电压传输特性3.3.2TTL与非门的特性和参数

图3.22TTL与非门的电压传输特性曲线3、cd段(转折区)1.3V≤ui＜1.5V，uo急剧下降。

4、de段(饱和区)ui≥1.5V，uo＝0.3V。随着ui增加，，电路进入稳定的开态。曲线变化规律可分为下列四段：

1、ab段(截止区)0≤ui＜0.6V，uo＝3.6V。电路处于稳定的关闭状态。

2、bc段(线性区)0.6V≤ui＜1.3V，uo随着ui的增加而线性下降。二、TTL与非门的主要参数

1、输出高电平U0H:是指与逻辑“1”对应的输出电平，典型值为3.6V。

2、输出低电平UOL:是指与逻辑“0”对应的输出电平，典型值为0.3V。

3、输入高电平UiH:是指与逻辑“1”对应的最小输入高电平，典型值为3.6V，一般规定最小输入高电平为2.0V。

4、输入低电平UiL:是指与逻辑“0”对应的最大输入低电平，典型值为0.3V，一般规定最大输入低电平为0.9V。开门电平UON与关门电平UOFF在使用集成门电路时是十分重要的参数，它反映了电路的抗干扰能力，标准高电平与开门电平的差值越大，说明与非门输入高电平的抗干扰能力越强。同理，标准低电平与关门电平的差值越大，说明与非门输入低电平的抗干扰能力越强。3.3.2TTL与非门的特性和参数

3.3.2TTL与非门的特性和参数

5、输入低电平电流IiL:是指作为负载的门电路在输入低电平时，流入前级门电路输出端的电流，规定最大值为1.6mA。6、输入高电平电流IiH:当与非门输入端为高电平时，从前级门电路输出端流入输入端的电流，规定最大值为40μA。7、输出低电平电流IOL:指输出低电平时流入输出端的电流，规定最大值为16mA。图3.23平均传输延迟时间8、输出高电平电流IOH:指输出高电平时从输出端流出的电流，规定最大值为0.4mA。9、扇出系数NO:允许驱动同类门电路的最大数目。一般规定TTL与非门的NO≥8，功率驱动门的NO可达25。图3.23平均传输延迟时间3.3.2TTL与非门的特性和参数

10、平均传输延迟时间平均传输延迟时间是集成电路的一项动态指标，因为与非门输出端电压的动态波形相对于输入电压波形总有一些延迟，如图3.23所示，前沿延迟时间是tpd1，后沿延迟时间是tpd2，则平均延迟时间为tpd＝1/2(tpd1+tpd2)，平均延迟时间的典型值是3～10ns，此值越小动作速度越快。11、空载功耗与非门空载时电源总电流Icc与电源电压Vcc的乘积。3.3.2TTL与非门的特性和参数

三、TTL集成门芯片

74X系列为标准的TTL集成门系列。其中若X为L表示低功耗；X为H表示高速；X为S表示肖特基即采用了所谓抗饱和技术；X为LS表示低功耗肖特基系列，这是应用最为广泛的一种TTL集成门电路，相当于我国的CT4000系列。表3-5列出了几种常用的74LS系列集成电路的型号及功能。表3-5常用的74LS系列集成电路的型号及功能3.3.2TTL与非门的特性和参数

四、TTL三态输出与非门及集电极开路的与非门电路TTL与非门电路的系列产品中除了上述的与非门外，其他类型还有集电极开路的与非门(OpenCollectionGate，简称OC门)、三态输出门(ThreeStateLogic)门等，可以实现各种逻辑功能和控制作用。1、三态输出与非门三态输出与非门，简称三态门。图3-24是其逻辑图形符号。它与上述的与非门电路不同，其中A和B是输入端，C是控制端，也称为使能端，F为输出端。它的输出端除了可以实现高电平和低电平外，还可以出现第三种状态－高阻状态。图3-24三态输出与非门逻辑符号图3-25控制端为低电平处于工作状态的三态门逻辑图形符号

3.3.2TTL与非门的特性和参数

2、集电极开路的与非门，简称OC门

OC门(集电极开路门)实际使用中，有时需要将多个与非门的输出端直接相连，如图3-28(a)所示，图中F1或F2为低电平时，F为低电平；只有当F1与F2都为高电平时，F才为高电平。因此，这个电路能实现将两输出端相与的功能。这种靠线的连接形成与功能的方式称为线与。图3-28与非门线与及输出电流流通情况(a)TTL与非门线与图(b)TTL线与时产生的电流

要注意的是，一般的TTL与非门不能线与连接。因为当一个门输出为高电平而另一个门输出为低电平时，将有一个很大的电流从截止门的T4管流到导通门的T5管，如图3-28(b)所示。这个电流不仅使导通门的输出低电平升高，而且还会因功耗过大而损坏截止门。3.3.3TTL与非门的特性和参数

TTL电路应注意以下问题：一、TTL电路的电源均采用＋5V，因此电源电压不能高于＋5.5V，使用时不能将电源与地颠倒错接，否则会因为过大电流而造成器件损坏。二、．电路的各输入端不能直接与高于+5.5V和低于－0.5V的低内阻电源连接，因为低内阻电源能提供较大电流，会由于过热而烧坏器件。三、输出不允许与电源或地短路，否则可能造成器件损坏，但可以通过电阻与电源相连，提高输出高电平。四、在电源接通时，不要移动或插入集成电路，因为电源的冲击可能会造成其永久损坏。3.3.3TTL与非门的特性和参数

五、多余的输入端最好不要悬空。虽然悬空相当于高电平，不影响与门的逻辑功能，但悬空容易接受干扰，有时会造成电路误动作，在时序电路中表现得更明显。因此，多余输入端一般不采用悬空的办法，而要根据需要来处理。例如与非门、与门的多余输入端可直接接到Vcc上，也可将不同的输入端共用一个公用电阻连接到Vcc上；或将多余输入端与使用端并联。将不用的或门和或非门输入端直接接地。如图3-30、3-31所示。图3-30TTL与非门多余输入端的处理图3-31TTL或非门多余输入端的处理3.3.3TTL与非门的特性和参数

六、除三态门和OC门之外，输出端不允许并联使用，否则会烧毁器件。七、防止从电源连线引入的干扰信号，一般在每块插板上电源线接去藕电容，以防止动态尖锋电流产生的干扰。八、系统连线不宜过长，整个装置应有良好的接地系统，地线要粗、短。3.4.1常见CMOS门电路

一、CMOS反相器1、电路组成及其工作原理①、电路组成如图3-32(a)所示，TP是P沟道增强型MOS管，TN是N沟道增强型MOS管，两者按照互补对称形式连接起来便构成了CMOS反相器。它们的栅极G1、G2连接起来做为信号的输入端，漏极D1、D2连接起来做为信号的输出端，TN的源极S1接地，TP的源极S2接电源VDD。图3-32CMOS反相器3.4.1常见CMOS门电路

图3-32CMOS反相器②、工作原理（1）uA＝0V时，TN截止，TP导通。输出电压uF=VDD=10V。简化等效电路如图3-32(b)所示。（2）uA＝VDD=10V时，TN导通，TP截止。输出电压uF=0V。简化等效电路如图3-32(c)所示。实现了非逻辑运算，其逻辑关系为：3.4.1常见CMOS门电路

图3-33带输入端保护的CMOS反相器2、输入端保护电路为了保护栅极和沟道之间的二氧化硅绝缘层不被击穿，CMOS输入端都加有保护电路。图3-33是带输入端保护网络的CMOS反相器。图中D1、D2、D3和RS组成二极管保护网络。D1、D2、D3的正向导通压降uDF=0.5～0.7V，反向击穿电压在30V左右，RS＝1.5～2.5kΩ，C1、C2是栅极等效输入电容。3.4.1常见CMOS门电路

①、输入特性反映CMOS反相器ii=f(ui)的曲线称为输入伏安特性曲线简称输入特性。如图3-34所示。当ui在－uDF和VDD＋uDF之间变化时，ii≈0；当ui＞VDD＋uDF时，D3导通，iI从输入端经D3流入VDD，iI将随着uI的增加而急剧增加，反映了D3正向导通的情况；当ui＜－uDF时，D1导通，ii经D1、RS从输入端流出，输入特性中相应曲线部分的斜率为1/RS。CMOS反相器输入特性所反映的，实际是输入保护网络的特性。 3、静态特性(c)输入特性曲线图3-34反相器(a)电路图(b)逻辑图3.4.1常见CMOS门电路

②、输出特性反映CMOS反相器uO=f(iO)的曲线称为输出伏安特性，简称输出特性。如图3-35所示。当ui为低电平，即ui=UiL=0V时，TN截止、TP导通，uO为高电平，即uO=UOH，带拉电流负载。特性曲线如图(c)左边部分所示。3、静态特性图3-35反相器当ui为高电平，即ui=UiH=VDD时，TN导通、TP截止，uo为低电平，即uo=UoL，带灌电流负载。特性曲线如图(c)右边部分所示。(a)ui为低电平时(b)ui为高电平时(c)输出特性曲线3.4.1常见CMOS门电路

③、传输特性反映uo=f(ui)的曲线形象具体地描述了输出电压uo与输入电压ui的关系,称为电压传输特性。如图3-36(a)所示。反映iD=f(ui)的曲线形象具体地描述了漏极电流iD与输入电压ui的关系,称为电流传输特性。如图3-36(b)所示。AB段：ui＜UTN，TN截止，TP导通。uO=VDD、iD=0，功耗极小。BC段：ui＞UTN，TN导通，但导通电阻较大，故uO略有下降，iD开始出现，并逐渐增加，功耗也随之增加。CD段：ui在0.5VDD附近，TN、TP均导通，且导通电阻都较小，是uO随ui改变而急剧变化的区域，iD也最大，功耗也最大。相应地，把输入电压ui=0.5VDD称为反相器的转折电压或阈值电压，用UTH表示。DE、EF段与BC、AB段是对应的，只不过TN、TP的工作状态，DE和BC段、EF和AB段时的情况正好相反。输入端噪声容限是指uO为规定值时，允许ui波动的最大范围。UNL：输入为低电平时的噪声容限；UNH：输入为高电平时的噪声容限。图3-36CMOS反相器的传输特性(a)电压传输特性(b)电流传输特性3.4.1常见CMOS门电路

③、传输特性①、传输延迟时间图3-37所示是CMOS反相器带电容性负载时的电路和输入、输出电压波形。当ui改变取值时CMOS反相器的状态转换总是伴随着输入、输出电容的充、放电过程。电容上电压是不能突变的，所以反相器输出电压uO的变化总是滞后于输入电压ui的，尤其是在输出端接有负载电容CL时，滞后时间会更长。tPHL:输出电压由高电平变为低电平的延迟时间。tPLH:输出电压由低电平变为高电平的延迟时间。图3-37传输延迟3.4.1常见CMOS门电路

②、输出端状态转换时间图3-38所示，当输入电压ui改变取值时，输出端状态将产生相应变化，相伴随的是CL的充、放电过程，状态转换时间基本上就是CL的充、放电时间。tTHL:当ui改变取值时，输出电压uo从90％下降到10％所经历的时间。tTLH:当ui改变取值时，输出电压uo从10％上升到90％所经历的时间。图3-38输出端状态3.4.1常见CMOS门电路

③、交流噪声容限一般地说，干扰噪声都是一些无规则的脉冲信号，用交流噪声容限可以表示反相器对这些脉冲信号的抗干扰能力。反相器对输人信号的响应总是有一定的延时，如果干扰脉冲持续的时间很短，以至于输出端状态还没有任何变化，干扰脉冲就消失了显然这样的脉冲信号对电路不会起作用。所以，反相器对窄脉冲的噪声容限要高于其直流噪声容限。图3-39是干扰脉冲宽度不同时交流噪声容限的曲线。图中tNW表示干扰脉冲宽度，UNA表示干扰脉冲幅度。图3-39交流噪声容限的曲线3.4.1常见CMOS门电路

④、动态功耗在状态转换过程中，CMOS反相器瞬态电流很大，因此会产生所谓动态功耗。动态功耗的大小，与电源电压VDD、ui变化的重复频率，负载电容的容量等因素有关，它们的数值越大，动态功耗也越大。CMOS反相器的静态功耗很小，在常温下只有几个微瓦，常可忽略不计。3.4.1常见CMOS门电路

二、CMOS与非门1、电路组成及符号图3-40是与非门的电路图，两个P沟道增强型MOS管TP1、TP2并联，两个N沟道增强型MOS管TN1、TN2串联，TP2、TN2的栅极连接起来成为输入端A，TP1、TN1的栅极连接起来成为输入端B。下图是与非门的逻辑符号。图3-40CMOS与非门3.4.1常见CMOS门电路

2、工作原理①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。图3-40CMOS与非门3.4.1常见CMOS门电路

1、电路组成及符号图3-41是或非门的电路图，串联起来的是两个P沟道增强型MOS管，并联起来的是两个N沟道增强型MOS管，TP1、TN1的栅极连接起来是输入端A，TP2、TN2的栅极连接起来是输入端B。下图是或非门的逻辑符号。图3-41CMOS或非门3.4.1常见CMOS门电路

2、工作原理①只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。②只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。图3-41CMOS或非门3.4.1常见CMOS门电路

三、CMOS与门和或门1、CMOS与门在基本CMOS与非门电路的输出端，再加一个反相器，便构成了与门，逻辑图如图3-42所示。图3-42CMOS与门3.4.1常见CMOS门电路

在基本CMOS或非门电路的输出端，再加一个反相器，便构成了或门，逻辑图如图3-43所示。图3-43CMOS或门3.4.1常见CMOS门电路

四、带缓冲的CMOS与非门和或非门1、基本电路的主要缺点图3-44、3-45所示，CMOS与非门和或非门的基本电路，从输出端看，其结构是不对称的。在与非门中，两个PMOS管是并联起来的，两个NMOS管是串联起来的；而在或非门中，情况正好相反，并联起来的是两个NMOS管，串联起来的是两个PMOS管。这种不对称带来两个问题：①、使电路的输出特性不对称。②、使电路的电压传输特性发生偏移，阈值电压不再是0.5VDD，因此导致了噪声容限下降。不难理解，随着输入端数目的增加，电路结构不对称的程度会变大，因而带来的问题也会更突出。一个比较有效的解决办法，就是加缓冲电路。图3-44与非门图3-45或非门3.4.1常见CMOS门电路

2、带缓冲的门电路在基本电路的输入端和输出端附加上反相器,便构成了带缓冲的门电路。加了反相器后，其输入、输出特性就与反相器没有区别了，这就改善了电路的电气特性，同时也给使用者带来了方便。如图3-46、3-47所示。图3-46带缓冲的或非门图3-47带缓冲的与非门3.4.1常见CMOS门电路

五、CMOS与或非门1、电路组成及符号由三个与非门基本电路和一个反相器构成，如图3-48所示。图(a)是其电路图，图(b)是它的等效逻辑图，图(c)是其逻辑符号。图3-48CMOS与或非门3.4.1常见CMOS门电路

2、工作原理由图(b)可以容易地得到图3-48CMOS与或非门可见图(a)所示的电路确实实现了与或非运算，是CMOS与或非门。3.4.1常见CMOS门电路

六、CMOS异或门1、电路组成及符号CMOS异或门的电路图如3-49所示。图(a)是CMOS异或门的电路图。TP1、TP2、TN1、TN2组成或非门，其输出P控制着TP5和TN5的状态，当P＝0时，TP5导通、TN5截止；当P＝1时，TP5截止、TN5导通。而当TP5导通、TN5截止时，TP3、TP4、TN3、TN4组成与非门；当TP5截止、TN5导通时，F通过TN5接到公共端——地。图(b)是异或门的逻辑符号。图3-49CMOS异或门3.4.1常见CMOS门电路

2、工作原理由图(a)所示电路知当P＝0时，因为TP5导通，TN5截止，TP3、TP4、TN3、TN4组成了与非门，所以有当P＝1时，由于TP5截止，TN5导通，故F＝0。整理上述结果，可以列出右表所示的逻辑真值表。由表3-6可得表3-6直接用与非门也可以很容易地组合起来构成异或门，图3-50是它的逻辑图。由图可得图3-50用与非门构成的异或门3.4.1常见CMOS门电路

图3-51是CMOS传输门。①C＝0、，即C端为低电平（0V）、端为高电平（＋VDD）时，TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。②C＝1、，即C端为高电平（＋VDD）、端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uo＝ui。图3-50用与非门构成的异或门(a)电路(b)逻辑符号图3-51CMOS传输门3.4.1常见CMOS门电路

八、CMOS三态门CMOS三态门如图3-