CN114627936B 在非易失性存储器中生成偏置电压的设备和方法 （意法半导体国际有限公司）

US9754640B1,2017.2022.06.14在非易失性存储器中生成偏置电压的设备实施例提供了在非易失性存储器中生成偏失性存储器(NVM)的集成电路。该集成电路包括偏置生成器，该偏置生成器产生用于NVM的可靠非易失性存储器电路也可以在数字电压供应范2偏置复制电路，耦合到所述主存储器阵列，其中所述共源共栅电压生成电路，耦合到所述多个感测放大器和所共源共栅电压生成电路通过由所述共源共栅电压生成电路生成的共源共栅电压而耦合到所述偏置复制电路被配置为在所述主存储器阵列中跨过程和温度变化而维持稳定位所述振荡器被配置为基于来自所述电流比较器的信号来生成所述电荷泵耦合到所述复制存储器阵列，所述电荷泵被配置为响应于所述7.根据权利要求6所述的非易失性存储器电路，其中所述晶体管的第一端子耦合到所第一晶体管，耦合在所述共源共栅电压生成电路的所述晶体第二晶体管，耦合在所述电源电压与所述振荡器之间，所述第一晶312.根据权利要求1所述的非易失性存储器电路，其中所述振荡器是电阻器-电容器振通过以下方式在具有主存储器阵列的非易失性存储器中生成读使用耦合到所述电荷泵的电阻器梯向偏置复制电路中的多个复制存储器单元提供浮在电流比较器中比较来自所述偏置复制电路从耦合到所述偏置复制电路的共源共栅电压生成电路生成稳定位线在振荡器中基于来自所述电流比较器的信号通过以下方式在具有主存储器阵列的非易失性存储器中生成读从耦合到偏置复制电路的共源共栅电压生成电路生成稳定位线电压，4在所述运算放大器中比较所述反馈电压与参考电压以生成所使用电阻器梯向偏置复制电路中的多个复制存储器单元提供偏置复制电路，耦合到所述主存储器阵列，其中所述共源共栅电压生成电路，耦合到所述多个感测放大器和所共源共栅电压生成电路通过由所述共源共栅电压生成电路生成的共源共栅电压而耦合到24.根据权利要求22所述的非易失性存储器电路，其中所述共源共栅电压生成电路包25.根据权利要求24所述的非易失性存储器电路，其中所述运算放大器包括：第一输26.根据权利要求25所述的非易失性存储器电路，其中所述晶体管的第一端子耦合到第一晶体管，耦合在所述共源共栅电压生成电路的所述晶体5第二晶体管，耦合在所述电源电压与所述电流源之间，所述第一晶所述偏置复制电路被配置为在主存储器阵列中跨过程和温度变化而维持稳定位线电所述电容器耦合到所述复制存储器阵列，所述电容器被配置为响应所述反馈电路被配置为响应于所述浮动栅极电压而维持输运算放大器，具有耦合到所述浮动栅极电压的第一输入、耦合到6[0003]当前解决方案中的一些解决方案需要来自非易失性存储器电路外部的温度传感该偏置生成器产生用于NVM的可靠读取操作的稳定字线电压和位线电压。本公开涉及存储易失性存储器电路也可以在数字电压供应范围内参考电流(IREF)是与主存储器阵列中的感测放大器的参考电流相同的参考电流。如果镜像[0009]共源共栅电压生成电路耦合到主存储器阵列的多个感测放大器。在一个实施例7[0010]图1是非易失性存储器系统，该非易失性存储器系统包括具有存储器单元的存储器阵列以及用于生成包括字线电压和位线电压的存储器读取[0013]图3是非易失性存储器中生成用于不同读取操作和验证操作的字线电压和用于避[0014]图4是非易失性存储器中生成用于不同读取操作和验证操作的字线电压以及用于[0015]图5是具有以串联和并联配置耦合的存储器单元的复制存储器阵列的一个实施[0017]图7是响应于过程和温度改变以获得非易失性存储器的存储器阵列中的固定电流[0018]图8是非易失性存储器中生成用于不同读取操作和验证操作的字线电压以及用于避免读取干扰现象的位线电压的没有振荡器的电路的另一[0020]图1是包括非易失性存储器阵列106的非易失性存储器系统的电路100的一个实施形成存储器单元102的多个行103。使用字线电压和位线电压来读取非易失性存储器单元102，字线电压和位线电压分别施加在多个字线104中的字线124和多个位线107中的位线105上。多个位线107耦合到列多路复用器112。列多路复用器112耦合到多个感测放大器的字线驱动器122通过栅极电压VGATE120耦合到读取电压生成器116。多个感测放大器108器118耦合到多个字线驱动器121中的字线驱动器通过共源共栅电压VCASC114而被激活。字线电压通过经由字线驱动器122来增强栅极电压8取的存储器单元所属的存储器行从读取电压生成器116接收等于用于该操作的阈值电压些操作保持无错误并且阈值电压的移位(如[0028]该比率用于确定耦合到复制存储器阵列的存储器单元的栅极的浮动栅极电压[0031]图3是根据本公开的非易失性存储器(NVM)电路300的一个实施例，非易失性存储[0032]电路300包括主存储器阵列电路339，该主存储器阵列电路339耦合到偏置复制电[0033]偏置复制电路301包括复制源极线路径块302，该复制源极线路径块302耦合到接列非常相似的性能。这允许偏置复制电路301在使用期间使由不同温度和过程变化引起的9过共源共栅晶体管335耦合到主存储器阵列电路339。共源共栅电压生成电路307包括运算的正端子耦合到电压供应(参考电压)VREF。在一些实施例中，晶体管311可以为N-MOS晶体个感测放大器333中的每个感测放大器334的参考电流相同的参考电流IREF。电流镜晶体管[0037]相位生成器327耦合到开关电容器电荷泵(CP)329。相位生成器327的输出处的两[0041]浮动栅极电压VFG控制复制存储器阵列块303中的多个多次可编程(FTP)存储器单[0043]列解码块305包括多个晶体管。列解码块305中的晶体管的数目与列解码块345的的栅极耦合到电源电压VDD。晶体管351的端子耦合到共源共栅晶体管311的端子。晶体管振荡器321被启用。振荡器321的输出处[0045]电荷泵329的输出处的VGATE电压和VFG电压响应于与门325的输出处的停止时钟而产生逻辑高信号，该逻辑高信号在与门325的输出处启动时钟。这样，CP329的输出处的[0046]共源共栅晶体管311、复制存储器阵列303的存储器单元和主存储器阵列341的存储器单元的跨导可能随着过程和温度而改变，这可能改变在偏置复制电路301和主存储器于过程和温度改变产生影响之前。由于运算放大器309的共源共栅电压输出还耦合到主存[0047]随着温度和过程改变使在主存储器阵列电路339中流动的电流变化，由于主存储器阵列和复制存储器阵列的单元在相同的制造过程中被形成并且对过程和温度变化具有400生成用于存储器读取操作、擦除验证操作和编程验证操作的温度和过程补偿的字线电压，并且生成用于避免读取干扰的温度和过程补偿的位线电压。当高电源电压VDD不可用[0049]电路400包括主存储器阵列电路439，该主存储器阵列电路439耦合到偏置复制电[0050]偏置复制电路401包括复制源极线路径块402，该复制源极线路径块402耦合到接过共源共栅晶体管435耦合到主存储器阵列电路439。共源共栅电压生成电路407包括运算端子耦合到电压供应(其为参考电压)VREF。在一些实施例中，晶体管411可以为N-MOS晶体[0054]振荡器421的输出为时钟，该时钟触发相位生成器427产生多个时钟相位(CK、振荡器421被启用。振荡器421的输出处[0056]响应于振荡器421的输出处的缓慢时钟，电荷泵429的输出处的VGATE电压和VFG电[0057]共源共栅晶体管411、复制存储器阵列403的存储器单元和主存储器阵列441的存储器单元的跨导可能随着过程和温度而改变，这可能改变在偏置复制电路401和主存储器于过程和温度改变产生影响之前。由于运算放大器409的共源共栅电压输出还耦合到主存[0058]随着温度和过程改变使在主存储器阵列电路439中流动的电流变化，由于主存储器阵列和复制存储器阵列的单元在相同的制造过程中被形成并且对过程和温度变化具有[0059]图5是偏置复制电路的复制存储器阵列的一个实施例，该复制存储器阵列包括以的所有存储器单元都并联耦合。存储器单元的晶体管2的源极线端子SL被短路并且耦合到列的所有存储器单元的晶体管1的栅极、晶体管3的栅极和晶体管3的端子被短路并且耦合[0063]图7示出了在存储器阵列中获得固定电流所需的、与温度和过程改变相对应的不[0064]图8是根据本公开的非易失性存储器(NVM)电路800的一个实施例，非易失性存储[0065]电路800包括主存储器阵列电路839，该主存储器阵列电路839耦合到偏置复制电路801以生成用于NVM的可靠读取操作的稳定字线电压和位线电压。主存储器阵列电路839[0066]偏置复制电路801包括复制源极线路径块802，该复制源极线路径块802耦合到接列非常相似的性能。这允许偏置复制电路801在使用期间使由不同温度和过程变化引起的过共源共栅晶体管835耦合到主存储器阵列电路839。共源共栅电压生成电路807包括运算832当被启用时耦合到电源电压VDD。开关832还通过电流源834耦合到电容器829。开关S2子通过VFG耦合到基于运算放大器的反馈电路821。运算放大器反馈电路821包括运算放大[0072]共源共栅晶体管811、复制存储器阵列803的存储器单元和主存储器阵列841的存储器单元的跨导可能随着过程和温度而改变，这可能改变在偏置复制电路801和主存储器于过程和温度改变产生影响之前。由于运算放大器809的共源共栅电压输出还耦合到主存[0073]随着温度和过程改变使在主存储器阵列电路839中流动的电流变化，由于主存储器阵列和复制存储器阵列的单元在相同的制造过程中被形成并且对过程和温度变化具有[0076]偏置复制电路被配置为在主存储器阵列中跨过程和温度变化而维持稳定位线电[0079]本公开的实施例还包括一种通过以下方式来在具有主存储器阵列的非易失性存储器电路中生成读取电压的方法：从主存储器阵列中的多个主存储器单元中读取稳定电合到偏置复制电路的共源共栅电压生成电路生成稳定[0080]生成稳定位线电压的方法包括：在共源共栅电压生成电[0082]本公开的实施例还包括一种通过从耦合到偏置复制电路的共源共栅电压生成电[0084]本公开的实施例还包括一种非易失性存储器电路，[0086]偏置复制电路被配置为在主存储器阵列中跨过程和温度变化而维持稳定位线电合到复制存储器阵列，电容器被配置为响应于来自电流比较器的信号而维持浮动栅极电[0088]可以组合上文所描