CN115145478B 快闪存储器控制器的控制方法、快闪存储器控制器以及储存装置 （慧荣科技股份有限公司）

面计数表及/或一区域有效页面计数表，以供快闪存储器控制器来有效地且快速地判断任一个2在该数据被写入至该多个第一区块之后，建立或更新一有效根据该至少一解分配命令来更新该有效页面计数表，以产生一更新后有效页面计数根据该更新后有效页面计数表来判断对应于该第一区域的所有该多个第一区块的多倘若对应于该第一区域的所有该多个第一区块的该多倘若该第一区域被判定不具有在该共享区块内的任将对应于该第一区域的一重置区域建议属性自一第一逻辑值设置中具有该第一逻辑值的该重置区域建议属性用以指示不是所有对应于该第一区域的该数在该数据被写入至该共享区块中之后，建立或更新一详细域以及该至少一第二区域中每一者的满资讯，并且该满资讯指示相对应的该第一/第二区倘若该详细有效页面计数表指示相对应的该第一区域的所有该数据被完整地写入至3倘若该详细有效页面计数表指示该第一区域的该有效页面计数表另指示不是所有相对应的该第一区域的该数据被完整地写入至该共享区块在该数据被写入至该多个第一区块之后，建立或更新一有效根据该至少一解分配命令来更新该有效页面计数表，以产生一更新后有效页面计数根据该更新后有效页面计数表来判断对应于该第一区域的所有该多个第一区块的多倘若该第一区域被判定不具有在该共享区块内的任将对应于该第一区域的一重置区域建议属性自一第一逻辑值设置中具有该第一逻辑值的该重置区域建议属性用以指示不是所有对应于该第一区域的该数在该数据被写入至该共享区块中之后，建立或更新一详细4一/第二区域的所有该数据是否被完整地写入至一区域是否不具有在该共享区块内的任何有效倘若该详细有效页面计数表指示相对应的该第一区域的所有该数据被完整地写入至一区域是否不具有在该共享区块内的任何有效倘若该详细有效页面计数表指示该第一区域的该有效页面计数表另指示不是所有相对应的该第一区域的该数据被完整地写入至该共享区块在该数据被写入至该多个第一区块之后，建立或更新一有效根据该至少一解分配命令来更新该有效页面计数表，以产生一更新后有效页面计数根据该更新后有效页面计数表来判断对应于该第一区域的所有该多个第一区块的多倘若对应于该第一区域的所有该多个第一区块的该多倘若该第一区域被判定不具有在该共享区块内的任5将对应于该第一区域的一重置区域建议属性自一中具有该第一逻辑值的该重置区域建议属性用以指示不是所有对应于该第一区域的该数在该数据被写入至该共享区块中之后，建立或更新一详细区域以及该至少一第二区域中每一者的满资讯，并且该满资讯指示相对应的该第一/第二倘若该详细有效页面计数表指示相对应的该第一区域的所有该数据被完整地写入至倘若该详细有效页面计数表指示该第一区域的该有效页面计数表另指示不是所有相对应的该第一区域的该数据被完整地写入至该共享区块6[0002]在非挥发性存储器主机控制器接口规范(non一v的存储器管理方法来正确地并且快速地对主机装置的命令进行适当的处理是一个重要议更新后有效页面计数表来判断对应于第一区域的所有多个第一区块的多个有效页面计数域被判断不具有在共享区块内的任一个有效数据的话，则建议主机装置传送一重置命令，7任一个有效数据；以及倘若第一区域被判断不具有在共享区块内的任一个有效数据的话，的解分配命令来建立一有效页面计数表、一详细有效页面计数表及/或一区域有效页面计数表，快闪存储器控制器可以有效地且快速地判断任一个区域是否都不具有任何有效数[0013]图6为依据本发明一实施例的将来自主机装置的数据写入至分区命名空间的流程8[0018]图11为依据本发明另一实施例的将来自主机装置的数据写入至分区命名空间的[0050]600～608,1000～1008,119~120_N的每一个储存装置可以是一固态硬碟(solid_statedrive,SSD)或具有快闪存储CPU)或可用以存取储存装置120_1～120_N的其它电子装置或元件。电子装置100可以是一制器122可包含有微处理器212、只读存储器(readonlymemory,ROM)212M、控制逻辑(controllogic)214、缓冲存储器216以及接口逻辑(interfa212M可用以储存程序码212C，以及微处理器212可用以执行程序码212C以控制快闪存储器器模块124可以是一3D与非门型(3D_NANDtype)快216可以是一静态随机存取存储器(staticrandomaccessmemory,SRAM)，但是本发明不以此为限。此外，快闪存储器控制器122可耦接于动态随机存取存储器(dynamicrandom部组件互连(PeripheralComponentInterconnect,PCI)规范或快速外部组件互连[0062]图3为依据本发明一实施例的在快闪存储器模块124中的区块200的示意图，其中个存储器单元(memorycell)，诸如图3所示的浮闸晶体管(floatinggatetransistor)有浮闸晶体管形成至少另一页面以及在字元线WL2上的所有浮闸晶体管形成至少再另一页快闪存储器的写入方法而有所变化，详细地来说，当利用单层单元(single_levelcell,用多层单元(multi_levelcell,MLC)的方式来储存数据时，在字元线WL0上的所有浮闸晶体管对应到两个逻辑页面；当利用三层单元(triple_levelcell,TLC)的方式来储存数据时，在字元线WL0上的所有浮闸晶体管对应到三个逻辑页面；以及当利用四层单元(quad_诸如一分区命名空间(zonednamespace)命令集)来将快闪存储器模块124的至少一部分配间410_1以及分区命名空间410_2为例)以及至少一一般储存空间(generalstorage410_1可被划分成多个区域(zone)以供存取，并且主机装置110必须在分区命名空间410_1中进行一基于逻辑区块地址(logicalblockaddress,LBA)的数据写入操作，一逻辑区块地址(简称为逻辑地址)可代表一笔512位元组(byte)的数据或一笔4千位元组(kilobyte,区命名空间410_1可被划分为多个区域(例如区域Z0～区域Z3)，其中每一个区域中的逻辑地址必须是连续的，以及区域之间不存在重迭逻辑(startinglogicaladdress)是逻辑地址LBA_k的话，则区域Z3用以利以利用逻辑地址LBA_1～LBA_2000来储存数据，区域Z1用以利用逻辑地址LBA_2001～LBA_来被写入，详细地来说，快闪存储器控制器122可根据已写入数据来设置一写入点(write4000来储存数据，在主机装置110将对应于逻辑地址LBA_2001～逻辑地址LBA_2051的数据址LBA_2052，倘若主机装置110随后传送属于相同区域但不具有逻辑地址LBA_2052的数据的逻辑地址与写入点所指出的逻辑地址相同时，快闪存储器控制器122才会允许数据写入[0065]此外，非挥发性存储器主机控制器接口规范提供了一解分配命令(deallocate性存储器主机控制器接口规范另指出一快闪存储器控制器可建议(recommend)主机装置[0066]图6为依据本发明一实施例的将来自主机装置110的数据写入至分区命名空间410_1的流程图。在此实施例中，假设对应于每一个区域的数据量大于在快闪存储器模块124中的每一个实体区块的大小，并且对应于每一个区域的数据量不是在快闪存储器模块令集来为储存装置120_1的储存区域的至少一部分设置基本设定(例如每一个区域的大小、中，快闪存储器控制器122自快闪存储器模块124选择至少一区块(例如一空白区块(blank将数据写入至最后的区块并且完成数据写入之后，快闪存储器控制器122将无效数据写入校正码的检查位元(checkbit)以及磁碟阵列同位(redundantarrayofindependent地址，以及快闪存储器控制器122可将区域Z1的起始逻辑地址映射至实体区块B3的起始实辑地址继续进行写入操作，快闪存储器控制器122仍可以选择不连续的区块B3以及区块B7体页面来建立一逻辑页面至实体页面映射关系，快闪存储器控制器122通常会将具有空白实体页面的实体区块或具有无效数据的实体页面的实体区块设置为对应于每一个区域的[0068]在步骤608中，快闪存储器控制器122建立或更新一逻辑至实体(logicalto间410_1的后续数据读取。图8为依据本发明一实施例的逻辑至实体地址映射表800的示意区块B99以及区块B6，因此逻辑至实体地址映射表800记录区域Z1的起始逻辑地址Z1_LBA_S、区块B3的实体区块地址PBA3、区块B7的实体区块地址PBA7以及区块B8的实体区块地址~逻辑地址LBA_8000的数据，区域Z1的起始逻辑地址Z1_LBA_S是逻辑地址LB则不必以固定顺序来进行用以将数据自主机装置110写入至分区命名空间410_1的流程图据的有着相同逻辑地址的其它数据)。图9为依据本发明一实施例的有效页面计数表900的效页面计数表900被暂时地储存在缓冲存储于一逻辑地址范围的数据的话，则微处理器212会更新逻辑至实体地址映射表以移除该逻于对应于该逻辑地址范围的页面编号(pagenumber)来更新有效页面计数表900，举例来说，倘若来自主机装置110的解分配命令指示对应于区块B3内30个页面的数据的一逻辑地[0072]此外，微处理器212可检查有效页面计数表900以及一区域一区块映射表(zone一以及该重置区域建议属性用来指示快闪存储器控制器122是否检测到该区域内没有有效数块B8内不具有有效数据的话，则快闪存储器控制器122可主动地为区域Z1将一区域描述符改变事件(zonedescriptorchangedevent)传送至主[0075]图10为依据本发明一实施例的快闪存储器控制器122的控制方法的流程图。请搭[0081]图11为依据本发明另一实施例的将来自主机装置110的数据写入至分区命名空间410_1的流程图。在此实施例中，假设对应于每一个区域的数据量是大于快闪存储器模块电源以及完成初始化操作，主机装置110藉由使用分区命名空间命令集来设置储存装置步骤1102中，主机装置110将一写入命令以及相对应的数据传送至快闪存储器控制器122，其中上述数据是对应于一个或多个区域的数据(例如对应于图5所示的区域Z3的逻辑地址中的数据，因此为了利用区块B8中剩余的页面，微处理器212可将区块B8设置为一共享区[0082]请参照图12，快闪存储器控制器122准备将区域Z3的数据写入至分区命名空间的方便来说，由于会增加透过快闪存储器控制器122来建立逻辑至实体地址映射表的复杂器控制器122将每一个区域的第一数据储存在一专属区块(exclusiveblock；诸如区块B3录逻辑地址与实体地址之间的映射关系，并且建立一共享区块表以供分区命名空间410_1(Z1_LBA_S+y)可作为写入至区块B7的数据的第一逻辑地址(亦即第二部分数据Z1_1的第一B12的实体区块地址PBA12、区域Z3的逻辑地址(Z3_LBA_S+y)、区块B99的实体区块地址(Z3_LBA_S+y)可作为写入至区块B99的数据的第一逻辑地址(亦即第二部分数据Z3_1的第录区域Z1的第三部分数据Z1_2的第一逻辑地址(Z1_LBA_S+2*y)、相对应的实体区块地址会在区域Z1中的所有数据已经被写入至分区命名空间410_1之后，才开始写入区域Z3的数一区域的数据是否已经被完整地写入至共享区块中，微处理器212可参考对应于区域Z1的完成指示符来判断是否可以将区域Z3中的数据写入至区块表1330可包含有多个实体地址以及相对应的逻的有着相同逻辑地址的其它数据)。图14为依据本发明一实施例的有效页面计数表1400的示意图。如图14所示，假设有效页面计数表1400包含有在区域Z1的数据完整地被写入至快数据Z3_2在区块B8中暂时地具有26个页面。在一实施例中，有效页面计数表1400被暂时地储存于缓冲存储器126中。效页面计数表1500具有4个栏位：区域编号(zonenumber)、起始实体页面地址(startingZ1_2的页面P1以及对应于区域Z3的第三部分数据Z3_2的页面P61。满资讯栏位记录该区域对应于一逻辑地址范围的数据的话，则微处理器212会更新逻辑至实体地址映射表以移除212基于对应于该逻辑地址范围的页面号码来更新有效页面计数表1400及/或详细有效页测到在对应于区域Z1的区块B3以及区块B7不具有有效数据(亦即区块B3以及区块B7的有效皆已经被完整地写入至快闪存储器模块124的话，则微处理器212可主动地通知主机装置110来建议其进行一重置命令以控制区域Z1自一满状态至一空状态。仅于接收到该重置命令之后，微处理器212才可抹除区块B3以及区块B7并且将区块B3以及区块B7设置为备用区议主机装置110以仅于图15所示的满资讯栏位指示该区域的所有数据已经完整地被写入至个解分配命令以解分配对应于区域Z3的所有已写入数据的逻辑地址(例如逻辑地址对应于区块B12与区块B99内的所有页面以及区块B8的26个页面)，但是图15所示的满资讯栏位指示区域Z3的所有数据还没有被完整地写入至快闪存储器模块124(亦即代表区域Z3的剩余数据在一周期之后可以被写入至区块B8中)的话，则微处理器212不可建议主机装置100来以储存一区域的一重置区域建议属性，以及该重置区域建议属性指示快闪存储器控制器[0094]图16为依据本发明一实施例的快闪存储器控制器122的控制方法的流程图。请搭检查有效页面计数表900以及一区域一区块映射表来判断任一个区域是否都不具有任何有900或基于有效页面计数表1400以及详细有效页面计数表1500来建立一区域有效页面计数[0101]图17为依据本发明一实施例的区域有效页面计数表1700的区域有效页面计数表1700包含有关于每一个区域的有效页面计数的资讯，在此实施例中，数表1400及/或详细有效页面计数表1500被更新时，区域有效页面计数表1700立即地被更由于一第一解分配命令，有效页面计数表900被更新以减少对应于区域Z1的有效页面计数的话，则区域有效页面计数表1700基于更新后的有效页面计数表900而立即地被更新(例如页面计数表900另被更新以减少对应于区域Z1的有效页面计数的话，区域有效页面计数表1700基于更新后的有效页面计数表900而立即地被更新(例如区域Z1的有效页面计数自数表1400)。[0102]图18为依据本发明一实施例的快闪存储器控制器122的控制方法的流程图。请搭[0106]在步骤1806中，快闪存储器控制器基于更新后的有效页面计数表及/或更新后的题，区域有效页面计数表可以被修改为具有一解分配命令历史栏位(deallocatecommand一逻辑地址范围的话，则微处理器212可参考解分配命令内的该逻辑地址范围来反转器122自主机装置110接收到一解分配命令，以解分配对应于100个页面的一逻辑地址范围[0111]要注意的是，可以仅基于来自主机装置110的解分配命令来对区域有效页面映射[0113]图21为依据本发明一实施例的快闪存储器控制器122的控制方法的流程图。请搭的解分配命令来建立一有效页面计数表、一详细有效页面计数表及/或一区域有效页面计数表，快闪存储器控制器可以有效地且快速地判断任一个区域是否都不具有任何有效数