电子技术基础理论与实践 课件 第5-8章 门电路和组合逻辑电路 - Multisim 仿真实践

第5章门电路和组合逻辑电路电子技术基础理论与实践第5章门电路和组合逻辑电路5.1基本逻辑运算5.2逻辑函数及其表示方法5.5逻辑代数5.4CMOS门电路5.3TTL门电路5.6组合逻辑电路的分析和设计5.7中规模集成电路教学目标区分与、或、非三种基本逻辑运算的表示方法；概括基本逻辑门的逻辑符号和逻辑功能，并能根据输入判断其输出；掌握逻辑代数基础的基本公式和定理；会使用基本公式进行简单的逻辑函数化简；总结组合逻辑电路的分析步骤，能分析给定电路的逻辑功能；说出普通编码器和优先编码器功能的区别；分析译码器的分类和应用，会使用中规模译码器设计组合逻辑函数；分析数据选择器的功能，会使用数据选择器设计组合逻辑函数；描述LED七段显示数码管的显示原理，区别共阴型和共阳型LED七段显示数码管的使用方法。5.1

基本逻辑运算5.1.1基本逻辑门逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的运算(因果关系)，所以门电路又称为逻辑门电路。基本运算为与、或、非三种。下面通过例子说明逻辑电路的概念及与、或、非

的意义。设：开关断开、灯不亮用逻辑0表示,开关闭合、灯亮用逻辑1表示。逻辑表达式：Y=A•B1.与运算与运算是指当决定某事件的条件全部具备时，该事件才发生。000101110100ABYBYA状态表2.或运算或运算是指当决定某事件的条件之一具备时,该事件就发生。逻辑表达式：

Y=A+B状态表000111110110ABY3.非运算非运算是否定或相反的意思。逻辑表达式：Y=A状态表101AY01.与非运算有

0出

1

，全

1出

0。与非门5.1.2

复合逻辑门逻辑表达式：

Y=AB与非真值表

或非门2.或非运算有

1出

0

，全

0出

1。Y=A+B逻辑表达式：

或门

非门5.1.2

复合逻辑门&A例：根据输入波形画出输出波形ABY1有

0出

0，全

1出

1。有

1出

1，全

0出

0。Y2与或非门电路Y=A.B+C.D逻辑表达式：逻辑符号5.1.2

复合逻辑门3.异或运算逻辑表达式：Y=AB+AB

=A⊕B逻辑图：5.1.2

复合逻辑门

3.异或运算逻辑符号：

=1ABY真值表：ABY0011001101105.1.2

复合逻辑门4.同或运算逻辑符号：

=1ABY真值表：ABY001100111001Y=AB+AB=AB=AB逻辑表达式：5.1.2

复合逻辑门0001110111100010与门或门与非或非11000011异或同或ABY100110011Y2Y3Y4Y4Y4输入输出逻辑门电路=1ABY=1ABY≥1ABY≥1ABY&ABY&ABY门电路小结例：控制楼梯照明灯的电路。

两个单刀双掷开关A和B分别装在楼上和楼下。无论在楼上还是在楼下都能单独控制开灯和关灯。控制楼梯照明灯的电路5.2逻辑函数及其表示方法L楼道灯开关示意图

1.真值表（真值表）开关

A灯下下上下上下上上亮灭灭亮开关

B开关状态表

逻辑真值表ABL001100010111A、B:向上—1向下--0L:亮---1;灭---0确定变量、函数，并赋值开关:变量

A、B灯:函数

L逻辑抽象，列出真值表5.2逻辑函数及其表示方法L2.逻辑表达式

由真值表写逻辑表达式：①找出使输出为1的输入变量取值组合；②取值为1用原变量表示，取值为0的用反变量表示，则可写成一个乘积项；③将乘积项相加即得。ABL001010100111L=AB+ABABAB5.2逻辑函数及其表示方法ALAB··3.逻辑图L=ABAB+用与、或、非等逻辑符号表示逻辑函数中各变量之间的逻辑关系所得到的图形称为逻辑图。按照逻辑运算的先后顺序ABBABABAB+5.2逻辑函数及其表示方法4.波形图110101010010A011000BL5.2逻辑函数及其表示方法A

B5.2逻辑函数及其表示方法表示方法逻辑式真值表逻辑图波形图例：有一T形走廊，在相会处有一路灯,在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关,灯亮；任意闭合两个开关,灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关(输入变量)；Y代表灯(输出变量)。1.列真值表设：开关闭合其状态为1，断开为

0灯亮状态为1，灯灭为

0三输入变量有八种组合状态n输入变量有2n种组合状态5.2逻辑函数及其表示方法2.逻辑式取Y=1(或Y=0)列逻辑式取Y=1用

与、或、非等运算来表达逻辑函数的表达式。(1)由真值表写出逻辑式对应于Y=1，若输入变量为

1，则取输入变量本身(如

A)；若输入变量为

0则取其反变量(如A)。一种组合中，输入变量之间是“与”关系，5.2逻辑函数及其表示方法各组合之间是或关系2.逻辑式反之，也可由逻辑式列出状态表。5.2逻辑函数及其表示方法3.卡诺图BA0101二变量二进制数对应的十进制数编号任意两个相邻最小项之间只有一个变量改变5.2逻辑函数及其表示方法4.逻辑图5.2逻辑函数及其表示方法双极型门电路MOS门电路PMOS门CMOS门集成门电路NMOS门混合型门电路TTLBiCMOS逻辑门电路简介手机、蓝牙、高速光通信应用最早，技术成熟结构简单，集成度高，功耗低逻辑门电路简介TTL系列门MOS门结构复杂、集成度低功耗低（0.01mw）功耗高（2~20mw

）开关速度较快结构和工艺简单，易集成开关速度稍低在大规模的集成电路中，主要采用的是CMOS电路。5.3TTL门电路(三极管—三极管逻辑门电路)TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。74LS00、74LS20管脚排列示意图5.3TTL门电路

74系列74LS低功耗系列74AS改进系列74ALSTTL（Transistor-TransistorLogic）5.3.1TTL门电路命名规则TTL门电路多余引脚的处理将2输入的TTL逻辑门转换成TTL反相器，其中的一个引脚多余，请分析以下3种处理方法的合理性。原则：不改变电路工作状态；稳定可靠5.3.2TTL门电路使用注意事项

逻辑符号

表示任意态功能表输出高阻5.3.3三态输出与非门电路三态门应用：(1)可实现用一条总线分时传送几个不同的数据或控制信号。100A1

B1(2)可实现数据双向传输。数据双向传输三态输出与非门的应用5.3.3三态输出与非门电路CMOS系列及命名方法74

FAM

nn前缀系列助记符功能数字最早的商用CMOS集成电路为4000系列，现以下列方法命名：前缀：74—商用系列；54—军用系列。助记符：以字母表示系列类型。功能数字：以数字表示电路的逻辑功能。5.4CMOS门电路

HC（High-speedCMOS，高速CMOS系列）；例：74HC04-商用高速CMOS六反相器；

74HCT00-商用高速CMOS四-二输入与非门。

HCT（High-speedCMOS,TTLcompatible，与TTL兼容的高速CMOS系列）；VHC（VeryHigh-speedCMOS，甚高速CMOS系列）；VHCT:VeryHigh-speedCMOS,TTLcompatible，与TTL兼容的甚高速CMOS系列）。助记符：CMOS集成电路:广泛应用于超大规模、甚大规模集成电路

4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低5.4CMOS门电路(1)静态功耗低(每门只有0.01mW,TTL每门10mW)(2)抗干扰能力强(3)扇出系数大(4)允许电源电压范围宽(3~18V)CMOS电路优点(1)开关速度快(2)抗干扰能力强(3)带负载能力强TTL电路优点5.4.1CMOS门电路简介5.4.1CMOS门电路简介1.功耗低：CMOS门工作时，总是一管导通另一管截止，因而几乎不由电源吸取电流其功耗极小；2.CMOS集成电路功耗低内部发热量小，集成度可大大提高；3.抗幅射能力强，MOS管是多数载流子工作，射线辐射对多数载流子浓度影响不大；4.电压范围宽：多数CMOS电路可在3～18V的电源电压范围内正常工作

；5.负载能力强：扇出能力较大，一般可以大于50；6.在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好。多余引脚的处理将2输入的CMOS逻辑门转换成CMOS反相器，其中的一个引脚多余，请分析以下处理方法的合理性。不改变电路工作状态；稳定可靠5.4.2CMOS门电路使用注意事项开关电路5.4.3CMOS传输门电路数据选择器分析电路实现的功能。CMOS传输门（双向模拟开关）5.4.3CMOS传输门电路分析电路实现的功能。与门与非门同或门异或门ABCD提交D单选题3分01异或门ABL000110110110分析电路实现的功能。5.4.3CMOS传输门电路CMOS电路的特点1.功耗低：CMOS门工作时，总是一管导通另一管截止，因而几乎不由电源吸取电流其功耗极小；2.CMOS集成电路功耗低内部发热量小，集成度可大大提高；3.抗幅射能力强，MOS管是多数载流子工作，射线辐射对多数载流子浓度影响不大；4.电压范围宽：多数CMOS电路可在3～18V的电源电压范围内正常工作

；5.负载能力强：扇出能力较大，一般可以大于50；6.在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好。5.5逻辑代数逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有0，1两种，分别称为逻辑0和逻辑1。这里0和1并不表示数量的大小，而是表示两种相互对立的逻辑状态。逻辑代数所表示的是运算，而不是数量关系。这是它与普通代数的本质区别。1.常量与变量的关系5.5.1逻辑代数基本定律2.逻辑代的基本运算法则自等律0-1律重叠律还原律互补律交换律2.逻辑代数的基本运算法则普通代数不适用！证:结合律分配律A+1=1

AA=A.5.5.1逻辑代数基本定律110011111100反演律列状态表证明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A对偶式对偶关系：将某逻辑表达式中的与(•)换成或

(+)，或(+)换成与(•)，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。证明：A+AB=A（3）（4）对偶式（5）（6）对偶式5.5.3逻辑函数代数化简法由真值表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件,降低成本，提高电路工作的可靠性。利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。化简方法公式法卡诺图法1.用与非门构成基本门电路(2)应用与非门构成或门电路(1)应用“与非”门构成“与”门电路由逻辑代数运算法则：由逻辑代数运算法则：(3)应用与非门构成非门电路(4)用与非门构成或非”门由逻辑代数运算法则：1.用与非门构成基本门电路例1：化简2.应用逻辑代数运算法则化简(1)并项法例2：化简(2)配项法例3：化简(3)加项法(4)吸收法吸收例4：化简2.应用逻辑代数运算法则化简例5：化简吸收吸收吸收吸收2.应用逻辑代数运算法则化简3.应用卡诺图化简（扩展）卡诺图:是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。(1)最小项：对于n输入变量有2n种组合,其相应的乘积项也有2n个，则每一个乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。如：三个变量，有8种组合，最小项就是8个,卡诺图也相应有8个小方格。在卡诺图的行和列分别标出变量及其状态。(2)卡诺图BA0101二变量二进制数对应的十进制数编号任意两个相邻最小项之间只有一个变量改变(2)卡诺图(a)根据状态表画出卡诺图如:1111将输出变量为“1”的填入对应的小方格,为“0”的可不填。(2)卡诺图（b)根据逻辑式画出卡诺图将逻辑式中的最小项分别用“1”填入对应的小方格。如果逻辑式中最小项不全，可不填。如:

注意：如果逻辑式不是由最小项构成，一般应先化为最小项，或按例7方法填写。(3)应用卡诺图化简逻辑函数ABC00100111101111例6.用卡诺图表示并化简。解：

(a)将取值为1的相邻小方格圈成圈;步骤1.卡诺图2.合并最小项3.写出最简“与或”逻辑式(b)所圈取值为1的相邻小方格的个数应为2n,(n=0,1,2…)(3)应用卡诺图化简逻辑函数ABC00100111101111解：三个圈最小项分别为：

合并最小项

写出简化逻辑式卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。00ABC100111101111解：写出简化逻辑式多余AB00011110CD000111101111相邻例.应用卡诺图化简逻辑函数(1)(2)解：写出简化逻辑式AB00011110CD000111101例

应用卡诺图化简逻辑函数111111111

含A均填“1”注意：1.圈的个数应最少2.每个“圈”要最大3.每个“圈”至少要包含一个未被圈过的最小项。5.6

组合逻辑电路组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。组合逻辑电路框图5.6.1概述5.6.2组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列真值表(4)分析逻辑功能已知逻辑电路确定逻辑功能分析步骤：例1：分析下图的逻辑功能(1)写出逻辑表达式Y=Y1Y2=AABBAB...5.6.2组合逻辑电路的分析(2)应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..5.6.2组合逻辑电路的分析(3)列真值表Y=AB+AB=AB逻辑式(4)分析逻辑功能输入相同输出为0，输入相异输出为

1，称为异或运算。这种电路称异或门。

逻辑符号(1)写出逻辑式例2：分析下图的逻辑功能A

B.Y=ABAB

.A•B化简AB=AB+AB5.6.2组合逻辑电路的分析(2)列真值表Y=AB+AB(3)分析逻辑功能输入相同输出为

1,输入相异输出为

0,称为判一致电路(同或门)

,可用于判断各输入端的状态是否相同。=AB逻辑式=AB5.6.2组合逻辑电路的分析例3：分析下图的逻辑功能101AA写出逻辑式：=AC+BCY=AC•BC设：C=1封锁打开选通A信号5.6.2组合逻辑电路的分析B001设：C=0封锁选通B信号打开例3：分析下图的逻辑功能B写出逻辑式：=AC+BCY=AC•BC5.6.2组合逻辑电路的分析例4：某一组合逻辑电路如图所示，试分析其逻辑功能。

解：(1)由逻辑图写逻辑表达式，并化简(2)由逻辑式列出真值表(3)分析逻辑功能只当A、B、C全为0或全为1时，输出Y才为1，否则为0。故该电路为判一致电路，可用于判断三输入端的状态是否一致。0001

A

B

C

Y001

0010

00110100

0101

0110

0111

15.6.3组合逻辑电路的设计根据逻辑功能要求逻辑电路设计(1)由逻辑要求，列出真值表(2)由真值表写出逻辑表达式(3)简化和变换逻辑表达式

(4)画出逻辑图设计步骤如下：例1：设计一个三人(A、B、C)表决电路。每人有一按键，如果赞同，按键，表示1；如不赞同，不按键，表示0。表决结果用指示灯表示，多数赞同,灯亮为1，反之灯不亮为0。(1)列真值表(2)写出逻辑表达式取Y=1(或Y=0)列逻辑式取Y=1对应于Y=1,若输入变量为

1，则取输入变量本身(如A)；若输入变量为

0则取其反变量(如A)。5.6.3组合逻辑电路的设计在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系ABC00100111101111解：(1)列些真值表(2)由真值表写逻辑式并化简三人表决电路(3)由逻辑式画出逻辑图5.6.3组合逻辑电路的设计例2：在集成电路中，与非门是基本器件之一。使用与非门来构成上述逻辑图。解：可用求反及逻辑代数运算法则将与或式变换为与非逻辑式。由逻辑式画出逻辑图在所用逻辑门数量相近的情况下，工程上一般尽量选用相同种类的逻辑门去实现逻辑要求。5.6.3组合逻辑电路的设计例3:

某工厂有A、B、C三个车间和一个自备电站,站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工,只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。设：A、B、C分别表示三个车间的开工状态：

开工为1，不开工为0；

G1和

G2运行为1，不运行为0。(1)根据逻辑要求列状态表首先假设逻辑变量、逻辑函数取0、1的含义。5.6.3组合逻辑电路的设计逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。开工1不开工0运行1不运行0(1)根据逻辑要求列状态表01110010100011015.6.3组合逻辑电路的设计(2)由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果(3)化简逻辑式可得：5.6.3组合逻辑电路的设计(4)用“与非”门构成逻辑电路由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC001001111011115.6.3组合逻辑电路的设计(5)画出逻辑图5.6.3组合逻辑电路的设计在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。5.7中规模集成组合逻辑电路5.7.1加法器加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现半加器半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：半加器真值表逻辑表达式半加器5.7.2全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：(1)列真值表(2)写出逻辑式全加器全加器

半加器构成的全加器逻辑图全加器(其他逻辑图)（扩展）

数值比较器对两个n位二进制数码A和B进行比较的多输入、多输出的组合逻辑电路，称为数值比较器。对两个1位二进制数码A

和B进行比较。1位数值比较器比较结果:A>BA=BA<B输入输出ABYA>BYA=BYA<B00010011001000111010真值表对两个2位二进制数码A1A0和B1B0进行比较。5.8.22位数值比较器输入输出A1B1A0B0YA>BYA=BYA<BA1>B1×

×100A1<B1××001A1=B1A0>B0100A1=B1A0=B0010A1=B1A0<B0001真值表2位数值比较器逻辑表达式：逻辑图：

集成数值比较器集成4位数值比较器LS85常用的数值比较器有4位、8位、16位的。集成4位数值比较器LS85逻辑图5.7.2编码器把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。n

位二进制代码有2n

种组合,可以表示2n

个信息。要表示N个信息所需的二进制代码应满足

2n

N1.基本原理2.二进制编码器将输入信号编成二进制代码的电路。2n个n位5.7.2编码器(1)分析要求：输入有8个信号，即N=8，根据2n

N

的关系,即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。解：2.二进制编码器(2)列编码表：2.二进制编码器(3)写出逻辑式并转换成与非式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7(4)画出逻辑图100000001112.二进制编码器三位二进制（８线—３线）优先编码器74LS148三位二进制（８线—３线）优先编码器74LS148将十进制数0~9编成二进制代码的电路3.二–

十进制编码器表示十进制数1.8421编码器8421BCD码编码表3.二–

十进制编码器

写出逻辑式并化成“或非”门和“与非”门Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I73.二–

十进制编码器画出逻辑图10000000011101101003.二–

十进制编码器当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。二—十进制优先编码器3.二–

十进制编码器74LS4147型10线-4线优先

编码器功能表74LS147集成优先编码器(10线-4线)74LS147引脚图低电平有效例：十键8421编码器(10线-4线)按下某个键，相当于输入对应的一个十进制数码，由电路产生相应的四位二进制代码。5.7.3译码器译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。1.二进制译码器8个3位译码器二进制代码高低电平信号状态表

例：三位二进制译码器（输出高电平有效）写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC例：三位二进制译码器（输出高电平有效）逻辑图01110001000000例：利用译码器分时将采样数据送入计算机译码器工作工作原理：(以A0A1=00为例)000脱离总线数据全为“1”例：利用译码器分时将采样数据送入计算机双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端74LS139译码器功能表74LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端S=0时译码器工作输出低电平有效3线—8线译码器74LS1383线—8线译码器74LS138用74LS138译码器实现组合逻辑电路L（A,B,C）=∑m(0,2,6,7)在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数.译码器的应用——实现组合逻辑函数用74138设计实现

2.

数字显示译码器

(a)笔划段型显示器(b)点阵型显示器图5-7-8笔划段型和点阵型显示器的示意图2.

数字显示译码器在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器gfedcba

1.半导体数码管

由七段发光二极管构成例：共阴极接法a

b

c

d

e

f

g

01100001101101低电平时发光高电平时发光dgfecbagfedcba共阳极接法共阴极接法2.七段译码显示器100101111117个4位七段显示译码器状态表gfedcba七段译码器和数码管的连接图74LS247型译码器外引线排列图七段显示译码器含有整数和小数的多位数码显示级联示意图5.7.4数据选择器在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端,接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。使能端多路选择器多路分配器数据选择控制数据分配控制5.7.4数据选择器从多路数据中选择其中所需要的一路数据输出。例：四选一数据选择器输入数据输出数据使能端控制信号1000000“与”门被封锁,

选择器不工作。74LS153型4选1数据选择器5.7.4数据选择器01D0000“与”门打开,选择器工作。由控制端决定选择哪一路数据输出。D000110074LS153型4选1数据选择器选中5.7.4数据选择器由逻辑图写出逻辑表达式多路选择器广泛应用于多路模拟量的采集及A/D转换器中。74LS1518选1数据选择器功能表例:

用74LS151型8选1数据选择器实现逻辑函数式

Y=AB+BC+CA解：将逻辑函数式用最小项表示将输入变量A、B、C分别对应地接到数据选择器的选择端A2、A1、

A0。由状态表可知,将数据输入端D3、D5、

D6、

D7

接

1，其余输入端接

0，即可实现输出Y，如图所示。74LS1518选1数据选择器将输入变量A、B、C分别对应地接到数据选择器的选择端A2、A1、

A0。由状态表可知,将数据输入端D3、D5、

D6、

D7

接“1”，其余输入端接“0”，即可实现输出Y，如图所示。。74LS151功能表1.交通信号灯故障检测电路交通信号灯在正常情况下，红灯(R)亮—停车，黄灯(Y)亮—准备，绿灯(G)亮—通行。正常时，只有一个灯亮。如果灯全不亮或全亮或两个灯同时亮，都是故障。灯亮—1表示，灯灭—0表示，故障—1表示，正常—0表示，解：输入信号三个，输出信号一个应用举例(1)列真值表(2)写出逻辑表达式(3)化简可得:为减少所用门数，将上式变换为:应用举例(4)画逻辑图发生故障时，F=1，晶体管导通,继电器KA通电，其触点闭合,故障指示灯亮。应用举例正常工作时，ABCD=1111，T1截止，M转动，T2截止。2.故障报警器11110011111A路故障，输出变为1，T1截止，M停转，T2导通，报警。2.故障报警器01111100111113.两地控制一灯的电路逻辑表达式：当A、B取值不同时，Y=1，灯亮；当A、B取值相同时，Y=0，灯灭。第6章触发器和时序逻辑电路电子技术基础理论与实践第6章触发器和时序逻辑电路6.1双稳态触发器6.2时序逻辑电路的基本概念6.3.时序逻辑电路的分析方法6.4计数器6.5数码寄存器与移位寄存器&&&&&&111&&&&时序逻辑电路组合逻辑电路&&&&第6章触发器和时序逻辑电路教学目标识别基本RS触发器、JK触发器、T触发器和D触发器的逻辑符号、特性方程。描述时序逻辑电路的结构特点和功能特点；区别寄存器和计数器逻辑功能和典型应用。电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。6.1

触发器特点：1.有两个稳定状态0态和

1态；2.能根据输入信号将触发器置成0或1态；3.输入信号消失后，被置成的0或1态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。6.1.1RS触发器两互补输出端两输入端&QQ.G1&.G2SR反馈线触发器输出与输入的逻辑关系10“0”态（1）S=1，R

=01010QQ.G1&.&G2SR基本

RS触发器011100“1”态（2）S=0，R

=1QQ.G1&.&G2SR基本

RS触发器11设原态为“0”态010011保持为“0”态（3）S=1，R

=1QQ.G1&.&G2SR基本

RS触发器设原态为“1”态1110001触发器保持“1”态不变1

当S=1，

R=1时，触发器保持原来的状态，即触发器具有保持、记忆功能QQ.G1&.&G2SR基本

RS触发器基本RS

触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效2.钟控RS状态表00SR01010111不定次态保持现态—时钟到来前触发器的状态次态—时钟到来后触发器的状态动作特点：CP高电平时触发器状态由R、S确定QQSRCPSDRD

逻辑符号例：画出钟控RS

触发器的输出波形。不定不定CP高电平时触发器状态由R、S确定QQ01存在问题：时钟脉冲不能过宽，否则出现空翻现象,即在一个时钟脉冲期间触发器翻转一次以上。CP克服办法：采用JK

触发器或D

触发器2.钟控RS触发器触发器触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。

CP

CP

6.1.2D触发器逻辑符号D

Qn

Qn+1

功能00011011逻辑状态表0011置0置0置1置1逻辑式上升沿触发例：画出Q的波形。设触发器初态为0.6.1.2D触发器逻辑符号6.1.2

D触发器例：D

触发器工作波形图CPDQ上升沿触发翻转例：试对应输入波形画出Q

的波形。DCP74LS74双D触发器74LS74引脚图6.1.2D触发器RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)C11DCPQQC1D½74HC/HCT74低电平有效低电平有效Qn+1=D

CPQ6.1.2D触发器练习：画出Q的波形。设触发器初态为0.翻转Qn+1=D

CPQ6.1.2D触发器练习：画出Q的波形。设触发器初态为0.074LS74双D触发器74LS74引脚图每个芯片内有两个独立的D触发器CP上升沿()触发器翻转每个D有各自的置“0”端和置“1”端，低电平有效。D触发器逻辑符号DCPQQRDSD例：D

触发器工作波形图CPDQ上升沿触发翻转逻辑式6.1.3JK触发器逻辑符号下降沿触发00111001J

K

Qn

Qn+1

功能0001

1011逻辑状态表01010101保持置0置1翻转JK触发器的逻辑功能例：JK

触发器工作波形CPJKQ下降沿触发翻转CPJKQ0011011011保持翻转置0置1翻转例：画出Q的波形。设触发器初态为0.6.1.3JK触发器CPQ6.1.3JK触发器练习：画出Q的波形。设触发器初态为0。翻转低电平有效悬空高电平T’触发器例：JK

触发器工作波形CPJKQ下降沿触发翻转0011011011保持翻转置0置1翻转根据C下降沿前J、K的状态，确定下降沿后Q的状态集成JK触发器74HC11274HC/HCT112DualJKflip-flopwithsetandreset;negative-edgetrigger74LS112双JK触发器每个芯片内有两个独立的JK触发器每个JK

有各自的置0端(清零端)和置1端(预置端),低电平有效。CP下降沿()触发器翻转6.1.4

T触发器特性方程状态转换图特性表011101110000T逻辑符号6.1.5T′触发器逻辑符号特性方程时钟脉冲每作用一次，触发器翻转一次。T′触发器：当T触发器的T输入端固定接高电平时6.1.6不同触发器的比较1DC1Q_Q1J1KQ_QC11TC1Q_Q不同触发器功能的转换CP

已有触发器转换逻辑QQ待求触发器输入如何用D

触发器和门电路构成JK

触发器？组合电路DKJQn+1=D

课堂讨论1：JK触发器D触发器构成T触发器？Qn+1=D

组合电路DT

课堂讨论2：T触发器CPQ二分频课堂讨论2：D触发器构成T'触发器？6.2时序逻辑电路

时序电路的一般化模型FiniteStateMachine有限状态机FSM驱动方程输出方程状态方程Synchronous同步Asynchronous异步6.2时序逻辑电路(分类)(1)由逻辑图写出输出端的逻辑表达式(2)列真值表(3)分析逻辑功能组合逻辑时序逻辑(1)驱动方程、输出方程、状态方程(2)列状态转换表(3)画状态转换图(4)分析逻辑功能6.2.3同步时序逻辑电路分析（对比组合逻辑电路分析）时序电路时钟方程驱动方程状态表状态图时序图CP触发沿特性方程输出方程状态方程计算逻辑功能1236.2.3时序逻辑电路的分析（步骤）

1JC11K1JC11KCPFF0FF1Q1Q0A1Z....课堂讨论——分析时序逻辑电路的功能输出方程：Z＝Q1

Q0激励方程：J0

＝K0＝1J1

＝K1＝A⊕Q0状态方程：Q0n＋1＝

Q0nQ1n+1＝A⊕Q0n⊕

Q1nCP↓有效课堂讨论——分析时序逻辑电路的功能列状态表、状态图、时序图：000111100/00/00/00/11/01/11/01/0状态图11100100A=1A=0状态转换表10/100/101/011/000/010/011/001/0Q1Q0A/Z列状态表、状态图、时序图：000111100/00/00/00/11/01/11/01/0状态图Q1Q0A/ZA=0时A=1时电路进行加1计数电路进行减1计数Q1CPAQ0Z时序图000110110011100100进位借位课堂讨论——分析时序逻辑电路的功能根据状态转换表，画出波形图。1100011001111000010010110100X=1X=0Y10011100110110Q2Q1课堂讨论——分析时序逻辑电路的功能课堂讨论2——分析时序逻辑电路的功能课堂讨论2——分析时序逻辑电路的功能1.写出输出方程：2.写出驱动方程：

课堂讨论2——分析时序逻辑电路的功能

（6-3-4）

3.状态方程：4.状态转换图3.状态转换表该电路一共有3个状态00、01、10。当X=0时，按照加1规律从00→01→10→00循环变化，并每当转换为10状态（最大数）时，输出Z=1。当X=1时，按照减1规律从10→01→00→10循环变化，并每当转换为00状态（最小数）时，输出Z=1。所以该电路是一个可控的3进制计数器，当X=0时，作加法计数，Z是进位信号；当X=1时，作减法计数，Z是借位信号。课堂讨论3——分析时序逻辑电路的功能

课堂讨论3——分析时序逻辑电路的功能

输出方程：激励方程：状态方程：状态转换表课堂讨论3——分析时序逻辑电路的功能

由状态图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。状态转换表图波形图6.3计数器计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。计数器的分类按数制不同二进制计数器十进制计数器N进制(任意进制)计数器按计数方式不同加法计数器减法计数器可逆计数(Up-DownCounter)按时钟控制方式不同同步计数器(Synchronous

)异步计数器(Asynchronous

)6.3.1二进制计数器按二进制的规律累计脉冲个数,它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000计数脉冲数三位二进制加法计数器状态表

从状态表可看出：

最低位触发器来一个脉冲就翻转一次，高位触发器是在相邻的低位触发器由“1”

变“0”(低位有进位）时翻转。三位二进制减法计数器状态表二进制计数器：按二进制规律计数1.异步二进制计数器1010当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次。CP计数脉冲三位异步二进制加法计数器J、Ｋ悬空表示J、K=1每来一个CP翻转一次

当相邻低位触发器由1变0时翻转下降沿触发翻转异步计数器连接原则异步二进制加法器工作波形2分频4分频8分频Q0Q1Q2每个触发器翻转的时间有先后，与计数脉冲不同步每经一个触发器，脉冲的周期就增加一倍，频率减为一半。1.异步二进制计数器用D触发器构成三位二进制异步加法器2、若构成减法计数器CP又如何连接？思考1、各触发器CP应如何连接？各D触发器已接成T´触发器，即具有计数功能？？1.异步二进制计数器

八进制异步减法计数器电路

(a)D

触发器构成；(b)JK触发器构成1.异步二进制计数器2.同步二进制计数器异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：计数脉冲同时接到各位触发器，各位触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。同步计数器组成原则:根据翻转条件，确定触发器级间连接方式—找出J、K输入端的联接方式。

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(CP)二进制加法计数器状态表

从状态表可看出：最低位触发器FF0每来一个脉冲就翻转一次；FF1：当Q0=1时,再来一个脉冲则翻转一次；FF2：当Q0=Q1=1时，再来一个脉冲则翻转一次。2.同步二进制计数器计数脉冲数二进制数十进制数Q3Q2Q1Q0012345678000000010010001101000101011001111000012345678计数脉冲数二进制数十进制数Q3Q2Q1Q09101112131415100110101011110011011110111191011121314151600000四位二进制加法计数器的状态表四位二进制同步加法计数器级间连接的逻辑关系由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。

触发器翻转条件

J、K端逻辑表达式J、K端逻辑表达式FF0每输入一C翻一次FF1FF2FF3J0=K0=1Q0=1J1=K1=Q0Q1=Q0=1J2=K2=Q1

Q0Q2=Q1=Q0=1J3=K3=Q2

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0（加法）（减法）74LS161型4位同步二进制计数器(a)引脚排列；(b)逻辑符号

异步清零和同步并行置数2选1数据选择器1234567816151413121110974LVC161VCCTCQ0Q1Q2Q3CET

PECR

CP

D0

D1D2D3

CEP地＞CPCETCEPCRPETCD0D1D2D3Q0Q1Q2Q3CP74LVC161＞CETCEPCRPETCD0D1D2D3Q0Q1Q2Q3CP74LVC161输入输出清零预置计数使能时钟预置数据输入计数进位CEPCETCPD3D2D1D0Q3Q2Q1Q0CoL××××××××LLLLLHL××D3D2D1D0D3D2D1D0*HHL××××××保持*HH×L×××××保持LHHHH××××计数*和CP的关系？读懂74161功能表

清零置数

保持

计数11CPCPQ3Q2Q1Q0000001000120010……….8100091001………151111174161功能演示174161功能演示如何跳过16

9=7个状态？

11CP用74LVC161构成九进制加计数器CPQ3Q2Q1Q0000001000120010……….8100091001………151111(a)反馈清零法：111CP1用74LVC161构成九进制加计数器反馈清零法方法小结思路：步骤：1.写出状态SN

的二进制代码；2.求归零逻辑表达式；3.画连线图。当计数到SN

时，立即产生清零，使返回S0

状态。（瞬间即逝）11CP1如图连接是几进制？

仿真验证1

1

CP

1

CPQ3Q2Q1Q0000001000120010……….8100091001………151111(b)反馈置数法利用同步置数端构成九进制计数器思考：16个状态中选取9个连续状态有几种方法？？(b)反馈置数法用74LVC161构成九进制加计数器共有三类跳跃方法前9个状态0000→1000

无TC中间9个状态0011→1011

无TC后9个状态0111→1111

有TCCPQ3Q2Q1Q000000100012001030011401005010160110701118100091001101010111011121100131101141110151111☆前9个状态:用74LVC161构成九进制加计数器

1

1

CP

1

CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001101010111011121100131101141110151111☆中间9个状态:1100分析：下图连接方式为几进制计数器11CP＞QQ

Q3PR0D2DETEPCP

1

74LVC161

0

12

Q

E

TC

C

D

1

D

3

C

C

1

1001101CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001101010111011121100131101141110151111☆后9个状态用74LVC161构成九进制加计数器1

1

CP

1

111

讨论：计数器的模是多少？M=12N=16×16=256+0001CP00001111计数状态:00000000～11111111思考:如何用74LVC161构成的计数器？

讨论：分