CN115865264B 用于在蜂窝调制解调器中同步数据处理的系统和方法 （苹果公司）

用于在蜂窝调制解调器中同步数据处理的本公开涉及用于在蜂窝调制解调器中同步理器可包括实施特定复杂数据处理操作的专用可使用基于固件的流控制和基于硬件的数据依赖性管理的混合项来提供流水线阶段之间的流水线内的硬件联锁控制器可跟踪并执行该流水2多个处理引擎，其中所述多个处理引擎包括被配置为处理引擎中的第一处理引擎产生的输出数据的至少一部分用作所述多个处理引擎中的第缓冲存储器，所述缓冲存储器耦接到所述多个处理引擎，所述缓冲控制处理器，所述控制处理器耦接到所述多个处理引擎并且被配置为将指中指定的所述虚拟输入地址范围和所述虚拟输出地址范围来识别调度给不同处理引擎的器中的所述位置相关联的虚拟地址的数据依赖调度队列接口，所述调度队列接口被配置为：从所述指令接口，所述指令接口被配置为与所述联锁控制器通信以确制处理器接收到指令而向所述联锁控制器发送对所述虚拟输入地址范围的读取锁定请求缓冲存储器中与所述虚拟输入地址范围对应的位置读取数据之后向所述联锁控制器发送出地址范围对应的位置之后向所述联锁控制器发送对每个虚拟输出地址虚拟寄存器文件，所述虚拟寄存器文件用于存储与每个虚拟地址范围相3更新电路，所述更新电路用于响应于从所述多个处理引擎接决策逻辑，所述决策逻辑用于基于所述虚拟寄存器文件多个处理流水线，所述多个处理流水线包括第一处多个处理引擎，其中所述多个处理引擎包括被配置为理引擎中的第一处理引擎产生的输出数据的至少一部分用作所述多个处理引擎中的第二缓冲存储器，所述缓冲存储器耦接到所述多个处理引擎，所述缓冲控制处理器，所述控制处理器耦接到所述多个处理引擎并且被配置为将指中指定的虚拟输入地址范围和虚拟输出地址范围来识别调度给不同处理引擎的指令之间述位置相关联的虚拟地址的数据依赖性被清其中所述多个处理流水线中的至少两个流水线实共享存储器电路，所述共享存储器电路耦接到所述多个处理流第一处理引擎，所述第一处理引擎包括被配置为从所述共享最终处理引擎，所述最终处理引擎包括被配置为从所述第一处理储器中的输入位置读取输入数据并且将输出数据写入所述共享存储器4调度队列接口，所述调度队列接口被配置为：从所述指令接口，所述指令接口被配置为与所述联锁控制器通信以确响应于从所述控制处理器接收到指令而向所述联锁控制器发送对所述虚拟输入地址范围的读取锁定请求和对所述虚拟输出地址的写入锁定请求，并且其中每个处理引擎被配置所述虚拟输出地址范围对应的位置之后向所述联锁控制器发送对每个虚拟输出地址的清虚拟寄存器文件，所述虚拟寄存器文件用于存储与虚拟地址范更新电路，所述更新电路用于响应于从所述多个处理引擎接决策逻辑，所述决策逻辑用于基于所述虚拟寄存器文件水线中的至少一个另外的处理流水线对经由所述蜂窝无线电接入网络接收到的数据进行17.一种在处理流水线中执行的方法，所述处理流水线具有耦接到联锁控制器的多个从控制处理器接收要执行的新指令，所述新指令指定所述处理流水发送对所述新指令的所述虚拟输入地址范围的读取锁定请求和对所述新指令的所述5在执行所述下一个指令之前，利用所述下一个指令的虚拟输入在所述联锁控制器指示所述下一个指令的所述虚拟输入地址范围的数据依赖性被清在所述联锁控制器指示所述虚拟输出地址范围的数据依赖性被在从与所述新指令的所述虚拟输入地址范围对应的所述缓冲存储器位置读取所述输送用于清除针对所述新指令的所述虚拟输出地址范围的所述写入锁从所述多个处理引擎接收读取锁定请求、写入锁定请求、用于清除读取从所述多个处理引擎中的一个处理引擎接收轮询请求，所述轮询请基于所述轮询的虚拟地址范围和所指示的读取操作或写入操作来确定所述轮询的虚19.根据权利要求18所述的方法，其中确定所述轮询的虚拟地址范围是否清除了数据是否在由所述多个处理引擎中的所述一个处理引擎所请求的针对所述轮询的虚拟地址范确定针对所述轮询的虚拟地址范围的任何写入锁定是否在由所述多个处理引擎中的确定针对所述轮询的虚拟地址范围的任何读取锁定是否在由所述多个处理引擎中的6将多个指令按顺序从所述控制处理器发出到7[0002]本申请要求于2021年9月24日提交的美国专利申请第17/448,863号的权益，该专息。由第3代合作伙伴项目(3GPP)颁布的蜂窝数据通信标准实现了基站和各种用户装备上的数据发射相关联的各种参数的物理上行链路控制信道(PUCCH)和物理下行链路控制信[0006]这些规范还定义了用于准备数据以用于作为射频(RF)信号在每个信道上进行发的稳健性)，并且应用加扰算法。然后将所得位序列映射到分配给子载波频率和时间区间的共享信道使用不同的编码算法以及不同的交织顺序8水线可准备用于RF发射的数据(就PUSCH信道而言)，而另一种类型的流水线从接收到的RF的第一处理引擎产生的输出数据的至少一部分用作处理引擎中的第二处理引擎的输入数于指令中指定的虚拟输入地址范围和虚拟输出地址范围来识别调度给不同处理引擎的指从控制处理器接收到指令而向联锁控制器发送对虚拟输入地址范围的读取锁定请求和对输入地址范围对应的位置读取数据之后向联锁控制器发送对虚拟输入地址范围的清除请9于响应于从处理引擎接收到的请求创建和清除读取锁定和写入锁定的消息而更新虚拟寄这些处理流水线中的至少一个处理流水线可被配置为对要经由蜂窝无线电接入网络发射擎产生的输出数据的至少一部分用作处理引擎中的第二处理引擎的输入数据的至少一部虚拟输入地址范围和虚拟输出地址范围来识别调度给不同处理引擎的指令之间的数据依该共享存储器电路读取输入数据并且将输出数据写入该处理流水线的缓冲存储器中的输储器中的输入位置读取输入数据并且将输出数据写入该共享存储器[0017]一些实施方案涉及在具有耦接到联锁控制器的一组处理引擎的处理流水线中执文件中的虚拟地址空间的数据依赖性信息；从处理引擎中的一个处理引擎接收轮询请求，范围的任何写入锁定是否在由处理引擎中的该一个处理引擎所请求的针对轮询的虚拟地的虚拟地址范围的任何读取锁定是否在由处理引擎中的该一个处理引擎所请求的针对轮[0024]图5是示出根据一些实施方案的用于流水线的联锁控制器的另外的细节的简化框[0027]图8示出了根据一些实施方案的用于在处理引擎中执行指令的另一个过程的流程此使得本领域的其他技术人员能够充分利用各种实施方案并做出各种修改以适于所设想[0034]图1是根据一些实施方案的用户设备100的简化框图。用户设备100可以是例如移在蜂窝无线电接入网络中操作的任何其他电子设备。用户设备100代表可结合如本文所述[0035]主处理器102可包括例如执行程序代码以便执行与用户设备100相关联的各种功蜂窝数据网络(诸如4G或5G网络)将信息发送到[0037]系统存储器106可包含任何类型的数据存储介质和数据存储介质的任何组合，包储器106可用于存储要由主处理器102执行的程序代码和可在用户设备100的操作中生成[0038]输入/输出(I/O)接口108可包括硬件部件和支持软件，这些硬件部件和支持软件接到天线子系统112的蜂窝调制解调器110。蜂窝调制解调器110可实施为微处理器或微控到的RF信号而生成数字信号的电路。特定的天线具体实施对于理解本公开并非至关重要，备100可包括：使用固定或可移除的存储介质的一个或多个数据存储设备；全球定位系统全部可通过蜂窝调制解调器110所支持的蜂窝数据通信来增强或依赖于调器处理器200可在蜂窝无线电接入网络(诸如4G网络和/或5G网络)中作为用户装备(UE)群202_a可实施用于4G和/或5G网络的物理下行链路控制信道(PDCCH)处理的一个或多个流水线210_a。从控制信道提取的信息可例如经由数据结构220提供给其他集群。解调/解码(DMDC)集群202_b可实施用于4G和/或5G网络的物理下行链路共享信道(PDSC或多个流水线210_b。上行链路集群202_c可实施用于4G和/或5G网络的物理上行链路控制信道(PUCCH)处理和物理上行链路共享信道(PUSCH)处理的一个或多个流水线210_c。控制[0044]每个流水线210包括实施特定操作序列的专用逻辑电路。操作可符合特定蜂窝数一些实施方案中，PDSCH流水线210_b中的至少一个PDSCH流水线可以是处理4G和5GPDSCH块的交织和速率匹配。下游流水线可接收第一流水线和第二流水线的经速率匹配的输出，的流水线210可实施不同的操作。在一些情况下，集群202可包括同一流水线210的多个副用于4GPDSCH处理的一个流水线和可被重新配置用于4G或5GPDSCH处理的共享流水线的[0046]控制结构230可包括实施集群202之间和/或蜂窝调制解调器处理器200和设备或到DMDC集群202_b和/或控制和授权集群202_a、指示何时接收到下行链路数据并且下行链路数据何时准备好用于解码的消息。可经由控制结构230来支持用于协调跨不同集群或其他部件的操作的任何其他消息或控制信号。特定控制架构对于理解本公开并非至关重要，[0047]蜂窝调制解调器处理器200还可包括用于系统(例如，图1的用户设备100)的其他于经由PUSCH发射的数据和经由PDSCH接收到的数据。RF接口250可将数据传递到天线子系统112并从该天线子系统传递数据(例如，作为由天线子系统112转换为模拟波形或从模拟波形转换而来的数字数据流)。主处理器接口260可经由接口诸如高级可扩展接口(AXI)与可经由控制结构230耦接到蜂窝调制解调器处理器200内架提供具有与流水线或流水线阶段的特定功能无关的数据同步机制的灵活(基于固件的)[0050]图3示出了根据一些实施方案的用于处理器(诸如蜂窝调制解调器处理器200)的或其他数据处理流水线(包括蜂窝调制解调器处理器200中的任何或全部流水线210)中提读取接口312通信以将存储在L1存储器中的数据(例如，图2中所示的L1存储器222)读取到理引擎322可通过向量加载引擎321对写入缓冲存储器312的数据执行进一步的操作，并且可在将数据写入L1存储器之前对从缓冲存储器312读取的数据执行其他操作。每个处理引[0051]处理引擎321_324可作为流水线的阶段进行操作，其中稍后阶段对较早阶段的输324中的每一者可包括存储限定该处理引擎的当前上下文的参数值的参数寄存器；当切换流水线诸如流水线310中的数据同步，该基于硬件的联锁机制可与流水线中实施的特定操[0054]控制处理器340所支持的ISA可限定控制处理器340调度给流水线310(例如，流水(诸如LDPC编码)的目的而被调度用于由流水线310中的处理引擎321_324中的一个处理引从缓冲存储器312中的特定存储器位置读取的指令在写入该位置的指令之前，则限定了读联锁控制器330可以是专用逻辑电路，并且可具有实施虚拟寄存器文件332的相关联存储于基于对虚拟地址的参考来存储数据依赖性信息。)如下所述，联锁控制器330可使用虚拟寄存器文件332来跟踪数据依赖性并确定数据依赖性何时被清除，使得特定处理引擎可执个处理引擎可向联锁控制器330发送指定输入地址范围(其可被限定在虚拟地址空间中)的读取锁定请求和/或指定输出地址范围(其可被限定在相同虚拟地址空间中)的写入锁定请求。联锁控制器330可更新虚拟寄存器文件332以例如通过将读取锁定指示标识或写入锁定指示标识添加到与指定地址相关联的锁定列表中，来对该地址建立读取锁定和写入锁定。锁定或写入锁定将被清除的清除锁定请求，并且联锁控制器330可更新虚拟寄存器文件332询联锁控制器330，并且如果轮询的虚拟地址清除了数据依赖性，则联锁控制器330可利用321_324之间的数据同步。[0058]应当指出的是，联锁控制器330的操作可独立于由任何处理引擎执行的特定操作联锁控制器330通信。图4示出了根据一些实施方案的流水线310的更详细的框图。如上所理引擎322(或流水线310中的任何处理引擎)可包括存储关于接收到和/或执行的指令的信息的控制和状态寄存器(CSR)424、数据寄存器和/或不与其他处理引擎共享的其他内部寄态寄存器和/或标记寄存器和相关联逻辑电路，以支持使用流水线310和控制处理器340来许联锁控制器330管理该寄存器的数据依赖性的虚拟地址，而由仅一个处理引擎使用的任出了向量加载引擎321写入数据并且中间处理引擎322读取数据的专用缓冲器416。在其他擎321_324的任何子集)可写入共享缓冲器410中的任何位置或从该共享缓冲器中的任何位给定蜂窝调制解调器处理器(例如，处理器200[0062]功能单元422的操作可由调度队列接口402、调度队列403和指令接口404来控调度队列接口402可接收从控制处理器340调度用于由处理引擎322执行的指令。调度队列口402还可包括用于将指令添加到调度队列403的电路，以及用于与联锁控制器330通信以当调度队列接口402接收到新指令时发送读取锁定请求和写入锁定请求的附加电路。指令[0063]联锁控制器330可接收并响应来自处理引擎321_324的请求。图5是示出根据一些存器文件332可包括跟踪流水线地址空间中的每个地址的状态的数据结构532(例如，查找个地址的任何量的存储器)以及锁定是读取锁定还是写入锁定。读取锁定指示处理引擎将使用虚拟地址范围来读取数据结构532，以基于读取锁定和写入锁定的存在或不存在来确个处理引擎321_324可连接到接口536(在图5中[0068]在一些实施方案中，处理引擎接口536可实施仲裁逻辑以优先化可在相同时钟周作。虚拟地址空间可根据需要来限定。处理引擎的调度队列可保持任何数量的(一个或多[0071]现在将描述可使用联锁控制器(例如，联锁控制器330)在流水线(例如，流水线321_324中实施。图6示出了根据一些实施方案的可在处理引擎接收到指令时执行的过程读取锁定请求和对输出虚拟地址范围的写入锁定请求。下面描述了通过联锁控制器330处可根据需要在流水线的虚拟地址空间内部或外部)中的读取地址范围和流水线的虚拟地址虚拟地址空间中的读取地址范围和L1存储器空间(其同样可在流水线的虚拟地址空间内部403接收指令作为要执行的下一个指令。图7示出了根据一些实施方案的用于在处理引擎来自通过输入虚拟地址范围识别的缓冲器位置的数据移动到功能单元422内的操作数寄存行，所述完成指令的执行可包括例如将针对指令的最终输出数据(在与输出虚拟地址范围322可向联锁控制器330发送指示应清除针对输入虚拟地址范围的读取锁定的第一“清除”将来自功能单元422内的寄存器的输出数据传递到缓冲器(例如，缓冲器410或缓冲器416，[0076]在过程700中，指令执行仅在读取轮询请求和写入轮询请求两者都被授权之后才理引擎322可将来自缓冲器416的输入数据(在与输入虚拟地址范围对应的位置处)读取到[0078]在框812处，处理引擎可向联锁控制器发送消息以清除针对输入虚拟地址范围的的输入缓冲器的指令的所有输入数据之后的任何时间进行，包括在完成指令执行之后进[0079]在框814处，处理引擎可开始轮询联锁控制器以确定针对指令的输出数据是否可[0080]如过程700和800所示，可改变处理引擎开始针对虚拟输入地址和/或虚拟输出地轮询(如在过程700中)可简化逻辑，并且在执行取锁定和/或写入锁定的时间点。在执行指令期间示出联锁控制器诸如联锁控制器330的操作取锁定消息或写入锁定消息中指定的虚拟地址范围的读取锁定信息或写入锁定信息来更读取锁定或写入锁定时，联锁控制器330可将条目添加到与消息中指定的虚拟地址范围内的一个或多个地址相关联的锁定列表；该条目可包括请求处理引擎的标识符和锁定类型10是根据一些实施方案的决策逻辑过程1000的流程图。过程1000可例如在图5所示的决策332存储虚拟地址或虚拟地址范围的锁定列表，则框1006处的处理可包括读取在输入地址询请求的地址范围的最早写入锁定，该轮询请求是由提出该轮询请求的处理引擎所请求可被限定为清除来自调度队列的所有指令并清除来自虚拟寄存器文件的所有读取锁定和些实施方案的发射前端流水线1110的简化框图。发射前端流水线1110可以是上述流水线擎1122可包括实施用于4GPUSCH信道的Turbo编码器的功能单元和/或实施用于4GPUCCH信道的卷积编码器的功能单元。处理引擎1123可包括实施4GPUSCH和/或4GPUCCH信道的交织和速率匹配的功能单元。流水线1110还可包括处理引擎1121_1124可访问的一个或多[0093]流水线1110的操作可使用由控制处理器1140执行的程序代码(例如，固件)来限解本公开并不相关，并且可能涉及读取参数并执行控制处理器1140内的算术运算。在框输入虚拟地址范围和输出虚拟地址范围可具有不回到框1206以确定针对下一个代码块的地址范围。一旦已对整个数据块进行编码，过程1200就可结束并且可在框1220处开始其他处理(包括过程1200的新迭代，以对另一个数据[0094]现在将从控制处理器1140使用流水线1110来执行程序代码的角度来描述过程载指令调度给流水线1110，该加载指令在该流水线中进入向量加载引擎1121的调度队列。在该流水线中进入编码器引擎1122的调度队列。调度队列接口向联锁控制器330发送关于输入虚拟地址范围Ai至Aj的读取锁定消息和关于输出虚拟地址范围Bi至Bj的写入锁定消线中进入交织和速率匹配引擎1123的调度队列。调度队列接口向联锁控制器330发送关于输入虚拟地址范围Bi至Bj的读取锁定消息和关于输出虚拟地址范围Ci至Cj的写入锁定消水线中进入向量存储引擎1124的调度队列。调度队列接口向联锁控制器330发送关于输入块是否已被编码并且确定是返回到框1206还是在框1220处继续其址范围A0至An来开始轮询联锁控制器1130，以确定是否可执行该加载指令。联锁控制器考过程1000所述)，并返回授权响应或拒绝响应。向量加载引擎1121继续轮询联锁控制器送到联锁控制器1130以清除针对地址范围A0至An的码，同时线程1的交织和速率匹配仍在进行中。只要线程使用不同的缓冲器位置来存储数求，并且通过基于较早的读取锁定和/或写入锁定的存在或不存在来授权或拒绝来自处理令调度。控制处理器1140还可能不可知执行指令的各种功能单元如何被分配给处理引擎。可执行指令的特定处理引擎的调度队列。了根据一些实施方案的不同数据处理流水线—解码流水线1310的简化框图。解码流水线电接入网络的PDSCH信道接收到的数据进行操作。向量加载引擎1321和向量存储引擎13241323可包括实施用于4GPDSCH信道的Turbo解码器的功能单元。流水线1310还可包括处理引擎1322_1324可访问的共享缓冲器1314。控制处理器1340和联锁控制器1330可与控制处流水线1310的虚拟地址空间中的虚拟地址，这些虚拟地址涵盖缓冲器1314和1316中的位读取锁定请求和/或写入锁定请求，并且完成指令理引擎内实施可编程子流水线控制处理器，以在该子流水线中执行固件限定的指令序列。硬件的依赖性管理的组合的流水线数据同步可提供优于用于流控制或数据同步的其他方并且可能的状态序列取决于可对相同数据块元的任何特定组合的。联锁控制器可能不可知如何将冲器可使用任何类型的存储器电路来实施，并且可包写入并且仅一个处理引擎读取)和共享缓冲器(其中多个处理引擎可读取和/或写入)的任间可使用各种寻址方案，前提条件是不同的虚拟地址度给流水线的指令可直接(例如，输入虚联锁控制器使用的虚拟地址空间的任何地址空间中的地址)指定用于联锁控制器的虚拟地具体实施都将必然表现出任何或所有潜在优点。特定具体实施是否实现了优点取决于许多的具体实施可能不表现出任何所公开的优点中的一些或全部。例如，特定具体实施可包括在本公开的范围之外的其他电路，结合所公开的实施方案中的一个实施方案，该其他电路次优设计执行也可能否定或减弱所公开的优点。即使假设有技术的具体实施，优点的实现防止本公开中解决的一个或多个问题在特定场合发生，结果可能无法实现其解决方案的益处。考虑到本公开外部的可能因素的存在，本文所述的任何潜在优点都不应理解为是为了证明侵权行为而必须满足的权利要求限制。相反，此类潜