国产集成电路EDA技术-基于华大九天EDA工具 课件 项目1-MOS管的特性分析与版图设计

24集成电路本MOS管的特性分析与版图设计国产集成电路EDA技术课程项目1项目目标知识目标技能目标素养目标掌握半导体硅材料的原理和分类知识掌握MOS管的结构与原理知识掌握CMOS工艺原理知识掌握MOS管的转移特性和输出特性知识掌握集成电路版图的工艺层概念了解直流仿真的作用和基本流程了解集成电路版图设计与验证的基本概念掌握华大九天Aether工具的启动方式掌握设计工艺套件（PDK）的设置方法掌握库、单元、视图的新建和管理方法掌握华大九天Aether工具的元件放置和参数修改方法掌握华大九天Aether工具的原理图连线方法掌握华大九天ALPS工具的DC仿真方法掌握华大九天Aether版图工具的基本操作通过了解MOS管的技术发展与全球变局，了解我国半导体技术的发展通过扩展的课堂练习，培养自主探索精神和求知能力1.1项目导入AOUT反相器多路选择器电流镜运算放大器ENSEL0~1AIN0~3,pnVDDGND四输入通道放大器MOS管MOS管MOS管MOS管四输入通道放大器结构框图本课程基于企业工程项目“四输入通道放大器”，采用“自顶向下、逐层分解”的项目化教学思路，将复杂电路系统拆解为独立的子模块项目，逐步提高项目的复杂度，让学习者从基础到复杂的模块项目实现过程中掌握EDA工具的使用。项目一MOS管的特性分析与版图设计任务1.认识EDA工具及PDK任务2.NMOS管伏安特性仿真任务3.MOS管的版图设计1.2前导知识1.半导体材料半导体材料是导电性介于导体和绝缘体之间的一类物质，可以通过杂质的掺入而改变材料的导电性能，这是半导体技术的底层基础。基于半导体材料的特性，可以用来制作出各类具备不同特性的晶体管，成万上亿只晶体管集成在一起，便形成了具备一定功能的集成电路。硅材料硅原子结构自由电子空穴序号材料名称分类1硅（Si）、锗（Ge）第一代2砷化镓（GaAs）第二代3氮化镓（GaN）硅化碳（SiC）第三代硅在元素周期表的序数为14，核外有14个电子，其中最外层有4个价电子。硅原子相互之间以共价键结合，结构稳定。在一定条件下，硅最外层的电子如果脱离共价键，就会形成一个自由电子，同时产生一个“空位”，称为空穴，空穴和电子成对出现。1.2前导知识N型半导体P型半导体电子空穴在纯净的硅晶体中，掺入五价元素，例如磷，就可以形成N型半导体。掺入的五价元素最外层有五个电子，除了与其周围硅原子形成共价键外，还多了一个电子，该电子不受共价键的束缚，只需要很少的能量，就可成为自由电子。在N型半导体中，电子的浓度大大高于空穴的浓度。在纯净的硅晶体中，掺入三价元素，例如硼，就可以形成P型半导体。掺入的三价元素最外层有三个电子，与硅原子结合成共价键时，会缺少一个价电子，形成一个空穴。在P型半导体中，空穴的浓度远远大于电子的浓度，主要靠空穴导电。1.2前导知识2.MOS管的结构和原理P型半导体体端(B)源极(S)漏极(D)N型半导体栅极(G)N+N+N沟道金属氧化物1.2前导知识体端(B)源极(S)漏极(D)栅极(G)N+N++-VDS电子流动，形成电流IDS+-VGS电场方向P型半导体DSGBNMOS1.2前导知识体端(B)源极(S)漏极(D)栅极(G)P+P++-VDS电子流动，形成电流IDS+-VGS电场方向N型半导体SDGBPMOS1.2前导知识3.CMOS工艺基础P型半导体衬底体端(B)源极(S)漏极(D)栅极(G)N+N+源极(S)漏极(D)栅极(G)P+P+N阱PMOSNMOS在一个P型半导体衬底上，分别制作一个NMOS晶体管和PMOS晶体管。注意到PMOS晶体管制作在一个高掺杂浓度的N型半导体区中，这个区域称为“N阱”。1.2前导知识EDA工具中的MOS管华大九天Aether中的MOS管（原理图）N阱华大九天Aether中的MOS管（版图）每个符号包含栅极G、源极S、漏极D和衬底B四个端口。MOS管的源极和漏极在结构上是对称的，一般在符号上将箭头一端记为源极，而箭头方向可以理解为栅极与衬底之间的电场方向，NMOS晶体管的箭头从栅极指向衬底，代表电场从栅极指向衬底，PMOS晶体管则反之。相比NMOS，PMOS在结构上多了一个矩形区域，正是N阱任务1-认识EDA工具及PDK1.3项目实施：步骤1：认识工具和PDK步骤2：先把软件跑起来！步骤3：库的建立与管理步骤4：元件的放置与参数修改步骤1认识工具和PDK简单介绍华大九天模拟电路设计全流程工具和PDK的概念1.3项目实施华大九天模拟集成电路设计全流程EDA工具系统是一个多工具集成的系统，以原理图和版图工具Aether作为设计入口，在原理图绘制和版图设计过程中调用仿真、物理验证、寄生参数提取等工具。1.3项目实施本课程使用的是华大九天工具版本为2023.3，EDA工具版本之间操作的差异性一般不会很大，即使版本不同，基本不会影响课程使用。1.3项目实施工艺设计包（ProcessDesignKit，PDK）是集成电路制造企业为集成电路设计人员提供的一套工艺资料。本书所采用的华大九天工具配套的0.18umPDK。包含文件如下：PDK的核心数据，文件夹存放当前PDK中包含元件的工艺数据DRC和LVS规则文件验证工具在验证过程中需要调用该文件夹中相关规则文件元件仿真模型文件模型文件是用于描述半导体元件电气行为的数字文件寄生参数提取文件对版图进行寄生参数提取时，需要用到的文件软件显示相关文件原理图和版图中元素的显示颜色配置文件。步骤2先把软件跑起来！学习如何启动华大九天EDA工具，并配置PDK1.3项目实施文件准备华大九天工具配套资料labs1、桌面新建my_lib文件夹2、将labs文件夹下的input_files文件夹拷贝到my_lib文件夹下1.3项目实施华大九天模拟集成电路设计全流程EDA工具系统是一个多工具集成的系统，以原理图和版图工具Aether作为设计入口，在原理图绘制和版图设计过程中调用仿真、物理验证、寄生参数提取等工具。启动华大九天Aether工具在my_lib文件夹下，右键选择OpeninTerminal，打开终端；在终端中输入命令“aether”，等待片刻，即可完成Aether工具的启动。123需要说明的是，不同系统，EDA工具的启动命令不一定相同，可以在Linux系统中通过脚本配置等方式进行修改，要和EDA供应商确认。小技巧：在启动命令aether后，加一个空格和字符&，能够让工具启动，同时终端窗口还可以继续输入其他命令。1.3项目实施华大九天模拟集成电路设计全流程EDA工具系统是一个多工具集成的系统，以原理图和版图工具Aether作为设计入口，在原理图绘制和版图设计过程中调用仿真、物理验证、寄生参数提取等工具。库单元视图功能菜单快捷图标快捷图标状态信息工具自带库analogbasicsheet1.3项目实施设置PDK123451.3项目实施设置PDK67步骤3库的建立与管理学习库、单元、视图的层次进行构建和管理1.3项目实施本书最终需要完成多输入放大器的设计，因此可以定义顶层的库名称为“mopa”（该名称非唯一，建议为mopa，与后续描述一致），并逐步完成NMOS管（nmos）、反相器（inv）、多路选择器（mux4）、电流镜（cur_mirror）、放大器（opamp）等模块电路的单元。1212NewCell/View…34步骤4元件的放置与参数修改1.3项目实施原理图编辑界面元件符号库列表功能菜单快捷图标绘图区域1.3项目实施123元件的放置2选中元件1修改为：1u元件的参数修改课堂练习库的创建与元件放置按照操作演示，新建pmoscell，并在原理图中放置pmos管，修改其W参数为1u。1.3项目实施认识EDA工具及PDK是本书的第一个实操任务，主要帮助学习者掌握华大九天Aether工具的启动方式、PDK的设置方法、库的新建和管理方法，以及元件的放置和参数修改方法。千里之行，始于跬步，这也是学习集成电路EDA技术的第一步。任务小结任务1-认识EDA工具及PDK任务2-NMOS管伏安特性仿真1.3项目实施：步骤1：NMOS晶体管的IDS-VGS电压传输特性步骤2：NMOS晶体管的IDS-VDS电压传输特性步骤3：NMOS晶体管伏安特性的二维仿真步骤1NMOS晶体管的IDS-VGS电压传输特性1.3项目实施VGSIDSVGSIDSVTH控制NMOS晶体管的转移特性曲线MOS管是利用VGS的电压去控制电流IDS的器件，通过仿真，可以得到电流与电压之间关系：当VGS达到一定值（称为阈值电压VTH）时，MOS管开始导通，如果在D极和S极之间加上电压VDS，就会有电流产生。在一定的VDS下，流过D极电流IDS的大小与电压VGS的关系，称为MOS管的转移特性。1.3项目实施绘制单元电路在mopa库中新建单元nmos_sim及其原理图视图，从不同的库中分别放置所需元件符号至原理图绘图区域，并修改参数。basic：GNDanalog：vdcanalog：vdc018um_PDK：n181.3项目实施绘制单元电路完成元件之间的连线并修改导线的网络名称。导线上的连接点不能重叠，会产生警告放置导线名称1.3项目实施设置仿真约束通过功能菜单Tools——MDE或者快捷图标，启动华大九天ALPS仿真工具。快捷图标功能菜单仿真模型及工艺角仿真变量温度条件仿真类型及参数仿真输出1.3项目实施123仿真模型文件的选择选择input_files/models/model.lib文件修改仿真工艺角在工艺角设置的Nominal列，保持为默认的TT1.3项目实施设置仿真变量和温度条件本次仿真没有采用变量参数，温度采用默认的室温27度设置仿真类型及参数DC仿真，VGS电压从0扫到1.8V123451.3项目实施设置仿真输出添加NMOS晶体管元件漏极D端的电流点击元件的连接端点，代表选择该点的电流作为输出。1.3项目实施运行仿真，查看结果在MDE界面功能菜单选择Simulation——NetlistandRun。查看后，可以保存仿真设置。1输入状态名称2步骤2NMOS晶体管的IDS-VDS电压传输特性1.3项目实施NMOS晶体管的传输特性曲线与转移特性相对，当栅源电压VGS一定时，源漏电压VDS与漏极电流IDS之间的关系，称为输出特性。当VDS<VGS-VTH时，IDS随着VDS的增加而上升，两者基本呈线性关系，NMOS晶体管此时相当于是一个线性电阻，所以此区域称为线性区，或者可变电阻区；当VDS≥VGS-VTH，IDS趋于稳定，基本不随VDS变化，此时IDS的大小主要决定于电压VGS，因此该区域也称为恒流区或者饱和区。VDSIDSVDS=VGS-VTH恒流区（饱和区）线性区（可变电阻区）1.3项目实施②绘制单元电路、设置仿真类型及参数本步骤的仿真电路与上一步骤相同，为了让电路图更规范，可以为n18元件与右侧vdc元件之间的导线，设置导线名称“VDC”。其他条件不变。VDC121.3项目实施运行仿真，查看结果在MDE界面功能菜单选择Simulation——NetlistandRun。步骤3NMOS晶体管伏安特性的二维仿真1.3项目实施NMOS晶体管的二维输出特性曲线在一些仿真中，为了更清晰地呈现参数之间的关系，可以同时设置多个信号源或者变量同时变化，得到多维曲线。横坐标为VDC、纵坐标为IDS，不同的VGS对应图中不同曲线。当VGS<VTH，MOS管进入截止区，对应输出特性曲线最下面靠近横坐标的部分，表示NMOS管处在截止状态，NMOS管不工作。线性区和恒流区在步骤1、2已经分析。击穿区在输出特性左边区域，随着VDS增大，晶体管承受太大的反向电压而被击穿，应该避免NMOS管的工作状态处于该区域。线性区恒流区截止区VDSIDSVGS1VGS2VGS3VGS4VGS5VGS6VGS71.3项目实施②绘制单元电路、设置仿真类型及参数仿真电路图不变，仿真参数设置如下：双击12勾选MoreOptions34输入：V0填入参数51.3项目实施运行仿真，查看结果在MDE界面功能菜单选择Simulation——NetlistandRun。VGS=0.2VVGS=0.6VVGS=1.0VVGS=1.4VVGS=1.8V课堂练习PMOS管伏安特性的二维仿真仿照任务2的实施流程，在mopa库中新建一个Cell，命名为pmos_sim，分别进行PMOS晶体管的IDS-VGS转移特性的一维和二维仿真，其中二维仿真中，VDS的扫描范围为0.2-1.8V，步长为0.4V。1.3项目实施NMOS管伏安特性仿真任务介绍了华大九天Aether工具的原理图绘制方法，华大九天ALPS仿真工具的基本使用方法，通过任务实施，学习者可以掌握DC仿真的概念和设置方法，并在仿真实施过程理解MOS管的工作原理。任务小结任务2-NMOS管伏安特性仿真任务3-MOS管的版图设计1.3项目实施：步骤1：NMOS晶体管版图设计步骤2：NMOS晶体管版图的DRC检查步骤1NMOS晶体管版图设计按照给定的参数，在版图设计工具中完成NMOS管的版图绘制。1.3项目实施了解NMOS晶体管版图中的层P型衬底LWn+n+SGD多晶硅栅二氧化硅绝缘层金属层及接触孔SNGTAAM1CTNMOS晶体管的三维结构与版图的对比GT（栅：多晶硅形状）AA（有源区：晶体管实体区）SN（N注入区：掺杂区域）M1（金属层1）CT（接触孔：一般用于连接金属层与功能区域）1.3项目实施②确定NMOS晶体管的版图设计要求NMOS晶体管的版图设计要求（单位：u）0.181.00.220.480.220.10.160.060.0050.130.18本任务需要从零开始完成NMOS晶体管的版图设计。我们在第一个任务中，新建了名称为nmos的Cell，从PDK中放置一个NMOS晶体管，并将其宽度参数w修改为1u，长度参数l保持180nm不变。本任务需要按照该参数，绘制对应的NMOS晶体管版图。按照PDK生成的NMOS管版图尺寸如左图所示，图中参数的单位为微米（u）。1.3项目实施新建版图视图，设置图层颜色1选中23修改为Layout切换至Aether的DM界面，在任务1建立的nmos单元下，新建视图，注意需要将ViewType修改为：Layout，点击OK完成版图的创建1.3项目实施新建版图视图，设置图层颜色LSW窗口功能菜单快捷图标绘图区域1.3项目实施新建版图视图，设置图层颜色切换至AetherDM界面，选择菜单Tools——DisplayResourceEditor，调出颜色配置窗口，选择菜单File——Load，查找到018um_PDK目录下的display.drf文件，点击Load即可读取PDK提供的颜色配置信息，在颜色配置窗口选择Save12341.3项目实施绘制NMOS晶体管版图版图中矩形的绘制方法12绘制矩形3选中，快捷键q4修改尺寸参数1.3项目实施绘制NMOS晶体管版图选中AA层，使用标尺标记位置，再结合绘制矩形和拉伸命令绘制有源区0.480.22选中边沿，移动到标尺刻度处完成效果1.3项目实施绘制NMOS晶体管版图选中CT层，通过添加标尺、绘制矩形、修改参数、移动等操作，完成4个CT的绘制CT0.10.160.160.10.221.3项目实施绘制NMOS晶体管版图绘制金属层1和N离子注入区0.005步骤2NMOS晶体管版图的DRC检查DRC（DesignRuleCheck）1.3项目实施在版图编辑界面的功能菜单选择Verify——Argus——RunArgusDRC，运行华大九天Argus版图验证工具。运行路径DRC规则文件更多设置选项1修改运行路径2选中DRC规则文件3ArgusDRC设置界面设置合适的路径和选择正确的规则文件1.3项目实施如无意外，检查结果如下：黑色表示有问题的检查项绿色表示通过的检查项选中对应结果项，详细的错误信息会显示在底部详细错误信息该区域显示该错误的相关编号，选中可以